待测内存模块的测试方法、装置、设备及介质与流程

所属的技术人员能够理解，本公开的各个方面可以实现为系统、方法或程序产品。因此，本公开的各个方面可以具体实现为以下形式，即：完全的硬件实施方式、完全的软件实施方式(包括固件、微代码等)，或硬件和软件方面结合的实施方式，这里可以统称为“电路”、“模块”或“系统”。下面参照图11来描述根据本公开的这种实施方式的电子设备1100。图11显示的电子设备1100仅仅是一个示例，不应对本公开实施例的功能和使用范围带来任何限制。如图11所示，电子设备1100以通用计算设备的形式表现。电子设备1100的组件可以包括但不限于：上述至少一个处理单元1110、上述至少一个存储单元1120、连接不同系统组件(包括存储单元1120和处理单元1110)的总线1130。其中，所述存储单元存储有程序代码，所述程序代码可以被所述处理单元1110执行，使得所述处理单元1110执行本说明书上述“示例性方法”部分中描述的根据本公开各种示例性实施方式的步骤。存储单元1120可以包括易失性存储单元形式的可读介质，例如随机存取存储单元(ram)11201和/或高速缓存存储单元11202，还可以进一步包括只读存储单元(rom)11203。存储单元1120还可以包括具有一组(至少一个)程序模块11205的程序/实用工具11204，这样的程序模块11205包括但不限于：操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。总线1130可以为表示几类总线结构中的一种或多种，包括存储单元总线或者存储单元控制器、外围总线、图形加速端口、处理单元或者使用多种总线结构中的任意总线结构的局域总线。电子设备1100也可以与一个或多个外部设备1140(例如键盘、指向设备、蓝牙设备等)通信，还可与一个或者多个使得用户能与该电子设备1100交互的设备通信，和/或与使得该电子设备1100能与一个或多个其它计算设备进行通信的任何设备(例如路由器、调制解调器等等)通信。这种通信可以通过输入/输出(i/o)接口1150进行。并且，电子设备1100还可以通过网络适配器1160与一个或者多个网络(例如局域网(lan)，广域网(wan)和/或公共网络，例如因特网)通信。如图11所示，网络适配器1160通过总线1130与电子设备1100的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备1100使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、raid系统、磁带驱动器以及数据备份存储系统等。通过以上的实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是cd-rom，u盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、终端装置、或者网络设备等)执行根据本公开实施方式的方法。在本公开的示例性实施例中，还提供了一种计算机可读存储介质，该计算机可读存储介质可以是可读信号介质或者可读存储介质。图12示出本公开实施例中一种计算机可读存储介质示意图，如图12所示，该计算机可读存储介质1200上存储有能够实现本公开上述方法的程序产品。在一些可能的实施方式中，本公开的各个方面还可以实现为一种程序产品的形式，其包括程序代码，当所述程序产品在终端设备上运行时，所述程序代码用于使所述终端设备执行本说明书上述“示例性方法”部分中描述的根据本公开各种示例性实施方式的步骤。本公开中的计算机可读存储介质的更具体的例子可以包括但不限于：具有一个或多个导线的电连接、便携式计算机磁盘、硬盘、随机访问存储器(ram)、只读存储器(rom)、可擦式可编程只读存储器(eprom或闪存)、光纤、便携式紧凑磁盘只读存储器(cd-rom)、光存储器件、磁存储器件、或者上述的任意合适的组合。在本公开中，计算机可读存储介质可以包括在基带中或者作为载波一部分传播的数据信号，其中承载了可读程序代码。这种传播的数据信号可以采用多种形式，包括但不限于电磁信号、光信号或上述的任意合适的组合。可读信号介质还可以是可读存储介质以外的任何可读介质，该可读介质可以发送、传播或者传输用于由指令执行系统、装置或者器件使用或者与其结合使用的程序。在一些示例中，计算机可读存储介质上包含的程序代码可以用任何适当的介质传输，包括但不限于无线、有线、光缆、rf等等，或者上述的任意合适的组合。在具体实施时，可以以一种或多种程序设计语言的任意组合来编写用于执行本公开操作的程序代码，所述程序设计语言包括面向对象的程序设计语言—诸如java、c++等，还包括常规的过程式程序设计语言—诸如“c”语言或类似的程序设计语言。程序代码可以完全地在用户计算设备上执行、部分地在用户设备上执行、作为一个独立的软件包执行、部分在用户计算设备上部分在远程计算设备上执行、或者完全在远程计算设备或服务器上执行。在涉及远程计算设备的情形中，远程计算设备可以通过任意种类的网络，包括局域网(lan)或广域网(wan)，连接到用户计算设备，或者，可以连接到外部计算设备(例如利用因特网服务提供商来通过因特网连接)。本公开实施例提供了一种计算机程序产品或计算机程序，该计算机程序产品或计算机程序包括计算机指令，该计算机指令存储在计算机可读存储介质中。计算机设备的处理器从计算机可读存储介质读取该计算机指令，处理器执行该计算机指令，使得该计算机设备执行本公开任一实施例中的各种可选方式中提供的待测内存模块的测试方法。应当注意，尽管在上文详细描述中提及了用于动作执行的设备的若干模块或者单元，但是这种划分并非强制性的。实际上，根据本公开的实施方式，上文描述的两个或更多模块或者单元的特征和功能可以在一个模块或者单元中具体化。反之，上文描述的一个模块或者单元的特征和功能可以进一步划分为由多个模块或者单元来具体化。此外，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等。通过以上实施方式的描述，本领域的技术人员易于理解，这里描述的示例实施方式可以通过软件实现，也可以通过软件结合必要的硬件的方式来实现。因此，根据本公开实施方式的技术方案可以以软件产品的形式体现出来，该软件产品可以存储在一个非易失性存储介质(可以是cd-rom，u盘，移动硬盘等)中或网络上，包括若干指令以使得一台计算设备(可以是个人计算机、服务器、移动终端、或者网络设备等)执行根据本公开实施方式的方法。本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由所附的权利要求指出。

背景技术：

1、在半导体技术中，随着半导体制程的推进，诸如工艺不成熟等原因可能会导致存储单元的存储数据能力较差。

2、在一种相关技术中，为了保证存储器的数据存储能力，可以将存储器的存在问题的内存模块的两根原有字线合并为一根新字线。

3、然而，该方式会导致测试机台无法按照预设测试功能对字线合并后的内存模块进行漏电检测，影响测试的精确度以及测试效率。

4、需要说明的是，在上述背景技术部分公开的信息仅用于加强对本公开的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。

技术实现思路

1、本公开提供一种待测内存模块的测试方法、装置、设备及介质，至少在一定程度上克服因无法对字线合并后的内存模块无法进行有效漏电检测导致测试的精确度以及测试效率较低的问题。

2、本公开的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本公开的实践而习得。

3、根据本公开的一个方面，提供了一种待测内存模块的测试方法，其特征在于，待测内存模块的每相邻两根原有字线合并为一根新字线，方法包括：

4、获取物理地址与字线逻辑地址之间的错位映射关系，其中，错位映射关系是对字线合并前的物理地址与字线逻辑地址之间的地址映射关系调整得到的，错位映射关系用于实现各新字线的字线逻辑地址与物理地址之间的映射；

5、基于错位映射关系，在测试机台的预设测试功能下对待测内存模块进行写入，以实现对待测内存模块的漏电检测，

6、其中，预设测试功能用于按照预设测试图案对待测内存模块的各存储单元进行写入。

7、在一个实施例中，基于错位映射关系，在测试机台的预设测试功能下对待测内存模块进行写入，包括：

8、控制字线逻辑地址顺序变化；

9、在字线逻辑地址每发生一次变化之后，基于错位映射关系，确定与变化后的字线逻辑地址对应的物理地址，控制与所确定的物理地址对应的新字线开启，以及对所开启的新字线按照预设测试图案中与该新字线对应的预设测试数据进行写入。

10、在一个实施例中，错位映射关系包括：物理地址的第0位与字线逻辑地址的第n-1位的映射关系，以及物理地址的第i位与字线逻辑地址的第i-1位的映射关系，其中i为大于等于1且小于等于n-1的任意整数。

11、在一个实施例中，待测内存模块的多根新字线对应于k位字线逻辑地址，k位字线逻辑地址包括第0位的字线逻辑地址至第k-1位的字线逻辑地址，k为小于或等于n-1的正整数；

12、控制字线逻辑地址顺序变化，包括：

13、从初始逻辑地址值开始，控制k位字线逻辑地址依次增大；

14、在字线逻辑地址每发生一次变化之后，基于错位映射关系，确定与变化后的字线逻辑地址对应的物理地址，包括：

15、在k位字线逻辑地址每增大一次之后，基于错位映射关系，确定与k位字线逻辑地址对应的k位物理地址，

16、对所确定的k位物理地址对应的字线进行开启及写入，以通过增大k位字线逻辑地址的方式，对待测内存模块的多根新字线按照从小到大的顺序依次进行开启及写入。

17、在一个实施例中，待测内存模块的数量为多个，字线逻辑地址的第n-1位表示待测内存模块的切换，

18、控制字线逻辑地址顺序变化之后，方法还包括：

19、针对每一待测内存模块，在k位字线逻辑地址变化至最大逻辑地址值之后，控制第n-1位的字线逻辑地址从0切换至1，以切换至每一待测内存模块的下一内存模块进行下一内存模块的字线的轮流开启及写入。

20、在一个实施例中，控制第n-1位的字线逻辑地址从0切换至1之后，方法还包括：

21、在切换至每一待测内存模块的下一内存模块之后，将k位字线逻辑地址重置为初始逻辑地址值，以及将第n-1位的字线逻辑地址重置为0。

22、在一个实施例中，错位映射关系包括：物理地址的第0位与字线逻辑地址的第n位的映射关系，物理地址的第n位与字线逻辑地址的第0位的映射关系，以及物理地址的第i位与字线逻辑地址的第i位的映射关系，其中i为大于等于1且小于等于n-1的任意整数。

23、在一个实施例中，待测内存模块包括相邻两个待测内存子模块；

24、待测内存模块的多根新字线对应于m位字线逻辑地址，其中，m位字线逻辑地址的第0位为第n位的字线逻辑地址，第n位的字线逻辑地址表示待测内存子模块间的跳转；m位字线逻辑地址的第1位至第m-1位分别对应于字线逻辑地址的第1位至第m-1位，k为小于或等于n-1的正整数；

25、控制字线逻辑地址顺序变化，包括：

26、从初始逻辑地址值开始，控制m位字线逻辑地址依次增大；

27、在字线逻辑地址每发生一次变化之后，基于错位映射关系，确定与变化后的字线逻辑地址对应的物理地址，包括：

28、在m位字线逻辑地址每增大一次之后，从相邻两个待测内存子模块中的一个待测内存子模块跳转至另一个待测内存子模块；

29、获取增大后的m位字线逻辑地址的第1位至第m-1位；

30、基于错位映射关系，确定与m位字线逻辑地址的第1位至第m-1位对应的m-1位物理地址；

31、在跳转后的待测内存子模块中，将所确定的m-1位物理地址对应的新字线进行开启及写入。

32、在一个实施例中，第n位的字线逻辑地址的不同逻辑地址值分别对应于相邻两个待测内存子模块；

33、在字线逻辑地址每发生一次变化之后，从相邻两个待测内存子模块中的一个待测内存子模块跳转至另一个待测内存子模块，具体包括：

34、在字线逻辑地址每发生一次变化之后，获取增大后的m位字线逻辑地址的第0位的实际逻辑值；

35、在相邻两个待测内存子模块中，确定与实际逻辑值对应的待测内存子模块；

36、跳转至与实际逻辑值对应的待测内存子模块。

37、在一个实施例中，每一根新字线上包括p个存储单元，预设测试数据包括p个数据值，其中p为正整数；

38、对所开启的新字线按照预设测试数据进行写入，包括：

39、针对所开启的新字线上的第j个存储单元，将预设测试数据中第j个数据值写入第j个存储单元，其中j为不大于p的任意正整数。

40、在一个实施例中，待测内存模块为存储器中的物理存储模块或者对存储器划分得到的逻辑存储模块。

41、在一个实施例中，预设测试功能用于控制各存储单元的写入数据根据第0位字线逻辑地址与第0位位线逻辑地址的异或结果改变进行数据反转，以及还用于控制同一字线上相邻存储单元的写入数据不同且同一位线上对应于相邻字线的存储单元的写入数据不同。

42、根据本公开的另一个方面，提供一种待测内存模块的测试装置，其特征在于，待测内存模块的每相邻两根原有字线合并为一根新字线，包括：

43、映射关系获取模块，用于获取物理地址与字线逻辑地址之间的错位映射关系，其中，错位映射关系是对字线合并前的物理地址与字线逻辑地址之间的地址映射关系调整得到的，错位映射关系用于实现各新字线的字线逻辑地址与物理地址之间的映射；

44、漏电测试模块，用于基于错位映射关系，在测试机台的预设测试功能下对待测内存模块进行写入，以实现对待测内存模块的漏电检测，

45、其中，预设测试功能用于按照预设测试图案对待测内存模块的各存储单元进行写入。

46、根据本公开的又一个方面，提供一种电子设备，包括：处理器；以及存储器，用于存储处理器的可执行指令；其中，处理器配置为经由执行可执行指令来执行上述的待测内存模块的测试方法。

47、根据本公开的再一个方面，提供一种计算机可读存储介质，其上存储有计算机程序，计算机程序被处理器执行时实现上述的待测内存模块的测试方法。

48、根据本公开的再一个方面，提供一种计算机程序产品，包括计算机程序，该计算机程序被处理器执行时实现上述的待测内存模块的测试方法。

49、本公开实施例所提供的待测内存模块的测试方法、装置、设备及介质，针对每相邻两根原有字线合并为一根新字线的待测内存模块，可以获取字线逻辑地址与物理地址之间的错位映射关系，由于对合并前的字线逻辑地址与物理地址之间的地址映射关系进行调整之后得到的错位映射关系能够实现各新字线的物理地址与字线逻辑地址之间的正确映射，从而基于该错位映射关系，能够在测试机台的预设测试功能下按照预设测试图案对字线合并后的待测内存模块的各存储单元进行写入，使其能够形成预设测试图案对应的漏电路径，保证了在预设测试图案下对待测内存模块进行有效的漏电检测，从而提高了测试精确度以及测试效率。

50、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。