技术新讯 > 信息存储应用技术 > 一种延时控制电路、方法和半导体存储器与流程  >  正文

一种延时控制电路、方法和半导体存储器与流程

  • 国知局
  • 2024-07-31 19:51:06

本公开涉及半导体,尤其涉及一种延时控制电路、方法和半导体存储器。

背景技术:

1、随着半导体技术的不断发展,人们在制造和使用计算机等设备时,对数据的传输速度提出了越来越高的要求。为了获得更快的数据传输速度,应运而生了一系列数据可以双倍速率(double data rate,ddr)传输的存储器等器件。

2、以动态随机存取存储器(dynamic random access memory,dram)为例,错误检查与清除(error check and scrub,ecs)模式允许dram内部读取、修改检测到的错误码字,并将修正后的数据写回存储阵列。在执行ecs操作的过程中,dram需要不同命令来实现不同的功能,内部产生不同命令之间存在时序的要求。但是由于现有技术中时钟周期的不稳定性,导致不同命令之间的时序可能不满足时序条件,影响了存储器的性能。

技术实现思路

1、本公开实施例提供了一种延时控制电路、方法和半导体存储器。

2、第一方面,本公开实施例提供了一种延时控制电路,包括时钟模块和延时模块,其中:

3、所述时钟模块,用于接收温度调节信号,根据所述温度调节信号生成第一时钟信号,且所述第一时钟信号的时钟周期为预设值;

4、所述延时模块,用于接收所述第一时钟信号和初始命令信号,根据所述第一时钟信号对所述初始命令信号进行延时处理,得到目标命令信号;其中,所述目标命令信号与所述初始命令信号之间的时间间隔满足预设时序条件。

5、在一些实施例中,所述时钟模块包括温度检测模块和振荡器模块,其中:

6、所述温度检测模块,用于监测所述时钟模块的温度变化,根据所述温度变化生成所述温度调节信号;

7、所述振荡器模块,用于接收所述温度调节信号,根据所述温度调节信号对内部的模块结构进行调整,生成所述第一时钟信号。

8、在一些实施例中,所述振荡器模块包括若干个反相器,其中:

9、所述振荡器模块,用于根据所述温度调节信号控制内部产生时钟信号所需的反相器数量,以实现对内部的模块结构进行调整,使得所述第一时钟信号的时钟周期为预设值。

10、在一些实施例中,所述振荡器模块,用于若所述温度调节信号指示温度变化呈上升趋势,则减小内部产生时钟信号所需的反相器数量,或者;

11、所述振荡器模块,用于若所述温度调节信号指示温度变化呈下降趋势,则增加内部产生时钟信号所需的反相器数量。

12、在一些实施例中,所述时钟模块还包括熔丝模块,其中:

13、所述熔丝模块,用于向所述振荡器模块提供熔丝信号;其中,所述熔丝信号指示的目标模式值是在测试模式下确定的;

14、所述振荡器模块,还用于根据所述熔丝信号和所述温度调节信号生成所述第一时钟信号。

15、在一些实施例中,所述时钟模块还包括选择模块,其中:

16、所述熔丝模块,还用于在测试模式下,设置第二测试模式信号的取值为第一候选模式值,并将所述第二测试模式信号发送给所述振荡器模块;

17、所述振荡器模块,还用于根据所述第二测试模式信号,生成测试时钟信号;

18、所述选择模块,用于接收第一测试模式信号,并根据所述第一测试模式信号选择所述测试时钟信号进行输出。

19、在一些实施例中,所述熔丝模块,还用于若所述测试时钟信号的时钟周期等于所述预设值,则将所述第一候选模式值作为所述目标模式值并烧入预设熔丝中,以使得所述熔丝信号指示的目标模式值与所述第二测试模式信号的取值相同。

20、在一些实施例中,所述熔丝模块,还用于若所述测试时钟信号的时钟周期不等于所述预设值,则设置第二测试模式信号的取值为第二候选模式值,继续执行将所述第二测试模式信号发送给所述振荡器模块的步骤,直至所述测试时钟信号的时钟周期等于所述预设值,将所述第二测试模式信号当前的候选模式值作为目标模式值并烧入预设熔丝中,以使得所述熔丝信号指示的目标模式值与所述第二测试模式信号的取值相同。

21、在一些实施例中,所述选择模块的第一输入端与所述振荡器模块的输出端连接,用于接收所述测试时钟信号,所述选择模块的第二输入端与数据信号连接,所述选择模块的控制端与所述第一测试模式信号连接,其中:

22、所述选择模块,用于接收所述第一测试模式信号,根据所述第一测试模式信号的取值在所述测试时钟信号和所述数据信号中选择其中一个信号进行输出;

23、其中,若所述第一测试模式信号的取值为第一值,则选择所述测试时钟信号进行输出;若所述第一测试模式信号的取值为第二值,则选择所述数据信号进行输出。

24、在一些实施例中,所述延时模块包括m个移位寄存器,m为大于0的整数,其中:

25、第一个所述移位寄存器的输入端与所述初始命令信号连接,第y个所述移位寄存器的输入端与第y-1个所述移位寄存器的输出端连接,第m个移位寄存器的输出端用于输出所述目标命令信号;

26、每一个所述移位寄存器的时钟端均与所述时钟模块连接,其中,y为大于1且小于或者等于m的整数。

27、在一些实施例中,所述移位寄存器,用于将输入端接收到的信号延迟第一时钟周期进行输出;其中,所述第一时钟周期与m的乘积等于所述时间间隔。

28、在一些实施例中,所述移位寄存器包括l个触发器,且所述l个触发器串接在一起,l为大于0的整数,其中:

29、所述l个触发器的时钟端均与所述时钟模块连接,用于接收所述第一时钟信号,所述触发器的输出端与下一个所述触发器的输入端连接。

30、在一些实施例中,所述初始命令信号包括激活信号,所述目标命令信号包括读信号,或者;所述初始命令信号包括读信号,所述目标命令信号包括写信号,或者;所述初始命令信号包括写信号,所述目标命令信号包括预充电信号。

31、在一些实施例中,所述延时控制电路还包括缓冲模块,其中:

32、所述缓冲模块,用于接收ecs命令信号,并根据所述ecs命令信号生成所述初始命令信号。

33、第二方面,本公开实施例提供了一种延时控制方法,应用于延时控制电路,所述方法包括:

34、通过时钟模块接收温度调节信号,根据所述温度调节信号生成第一时钟信号,且所述第一时钟信号的时钟周期为预设值;

35、通过延时模块接收所述第一时钟信号和初始命令信号,根据所述第一时钟信号对所述初始命令信号进行延时处理,得到目标命令信号;其中,所述目标命令信号与所述初始命令信号之间的时间间隔满足预设时序条件。

36、第三方面,本公开实施例提供了一种半导体存储器,包括如第一方面任一项所述的延时控制电路。

37、在一些实施例中,所述半导体存储器包括动态随机存取存储器dram。

38、本公开实施例提供了一种延时控制电路、方法和半导体存储器,延时控制电路包括时钟模块和延时模块,其中:时钟模块,用于接收温度调节信号,根据温度调节信号生成第一时钟信号,且第一时钟信号的时钟周期为预设值;延时模块,用于接收第一时钟信号和初始命令信号,根据第一时钟信号对初始命令信号进行延时处理,得到目标命令信号;其中,目标命令信号与初始命令信号之间的时间间隔满足预设时序条件。这样,时钟模块基于温度调节信号来产生第一时钟信号,使得第一时钟信号的时钟周期不受温度影响,然后根据第一时钟信号对初始命令信号进行延时处理,使得延时后的目标命令信号和初始时钟信号之间的时间间隔满足预设时序条件;从而不仅改善了温度对第一时钟信号的影响,使得在第一时钟信号下目标命令信号与初始命令信号之间的延迟时间满足时序条件,进而保证了延迟时间的准确度,提升了存储器的性能。

本文地址:https://www.jishuxx.com/zhuanli/20240731/184344.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。