一种字线解码电路与半导体存储器的制作方法

本申请涉及半导体电路，具体而言，涉及一种字线解码电路与半导体存储器。

背景技术：

1、在大容量的存储器芯片设计中，存储器芯片面积主要是由存储单元阵列及其相应的字线，位线解码电路面积决定的。

2、在存储器单元阵列的字线解码电路中，字线驱动级模块所占的芯片面积相对来说是最大的。因此，减小字线驱动级模块的面积即可减小整个字线解码电路的面积，从而减小整个存储器芯片的面积，降低存储器芯片的成本。

3、综上，如何有效地减小字线驱动级模块的面积是本领域技术人员亟待解决的技术问题。

技术实现思路

1、本申请的目的在于提供一种字线解码电路与半导体存储器，以解决现有技术中如何有效地减小字线驱动级模块的面积的技术问题。

2、为了实现上述目的，本申请实施例采用的技术方案如下：

3、本申请实施例提供了一种字线解码电路，该电路包括：

4、全局字线解码模块，用于输出全局字线信号；

5、区块选择解码模块，用于输出区块选择信号；

6、字线驱动级模块，分别与所述全局字线解码模块和所述区块选择解码模块连接，接收所述全局字线信号和所述区块选择信号并输出目标字线信号；其中，

7、所述字线驱动级模块包括第一开关管和第二开关管，所述第一开关管的第一端口连接所述全局字线信号，所述第二开关管的第一端口连接第一低压信号，所述第一开关管和所述第二开关管的控制端口均与所述区块选择信号连接，所述第一开关管的第二端口和所述第二开关管的第二端口连接，用于输出所述目标字线信号。

8、相对现有技术，本申请具有以下有益效果：

9、本申请实施例提供了一种字线编码电路与半导体存储器。字线编码电路包括全局字线解码模块、区块选择解码模块和字线驱动级模块。字线驱动级模块分别与全局字线解码模块和区块选择解码模块连接，用于接收全局字线解码模块输出的全局字线信号和区块选择解码模块输出的区块选择信号并输出目标字线信号。其中，字线驱动级模块包括第一开关管和第二开关管。通过改变字线驱动级模块的结构及电压施加方式，可以将字线驱动级模块的三颗晶体管减少为两颗晶体管，有效地减小了字线编码电路的面积，从而减小存储器芯片的面积，降低芯片的成本。

10、为使本申请的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

技术特征：

1.一种字线解码电路，其特征在于，包括：

2.根据权利要求1所述的字线解码电路，其特征在于，所述全局字线解码模块包括第一电平转换单元、极性相反的第三开关管和第四开关管；其中，

3.根据权利要求2所述的字线解码电路，其特征在于，所述区块选择解码模块包括第二电平转换单元，所述第二电平转换单元用于将输入信号转换为第二高压信号或第二低压信号，并输出所述区块选择信号；

4.根据权利要求3所述的字线解码电路，其特征在于，所述字线解码电路处于读操作或写操作时，选中的全局字线信号为第一高压信号，未选中的全局字线信号为第一低压信号；选中的区块选择信号为第二低压信号，未选中的区块选择信号为第二高压信号；其中，第二低压信号的电压值小于第一低压信号的电压值；

5.根据权利要求3所述的字线解码电路，其特征在于，所述第一开关管和所述第三开关管均为p型mos管，所述第二开关管和所述第四开关管均为n型mos管。

6.根据权利要求2所述的字线解码电路，其特征在于，所述区块选择解码模块包括第二电平转换单元，所述第二电平转换单元用于将输入信号转换为第二高压信号和第一低压信号，并输出第一区块选择信号和第二区块选择信号，其中一个区块选择信号为第二高压信号，另一个区块选择信号为第一低压信号；其中，第一高压信号的电压值小于第二高压信号的电压值；

7.根据权利要求6所述的字线解码电路，其特征在于，所述字线解码电路处于读操作或写操作时，选中的全局字线信号为第一高压信号，未选中的全局字线信号为第一低压信号；选中的第一区块选择信号为第二高压信号，选中的第二区块选择信号为第一低压信号，未选中的第一区块选择信号为第一低压信号，未选中的第二区块选择信号为第二高压信号；

8.根据权利要求6所述的字线解码电路，其特征在于，所述第一开关管、第二开关管和第四开关管均为n型mos管，所述第三开关管为p型mos管。

9.根据权利要求1所述的字线解码电路，其特征在于，所述字线解码电路还包括预解码模块，所述预解码模块分别与所述全局字线解码模块和所述区块选择解码模块连接，用于将输入信号转化为预解码信号，并传输至所述全局字线解码模块和所述区块选择解码模块。

10.一种半导体存储器，其特征在于，所述半导体存储器包括如权利要求1－9所述的字线编码电路。

技术总结本申请提供了一种字线解码电路与半导体存储器，涉及半导体电路技术领域。该电路包括：全局字线解码模块，用于输出全局字线信号；区块选择解码模块，用于输出区块选择信号；字线驱动级模块，分别与全局字线解码模块和区块选择解码模块连接，接收全局字线信号和区块选择信号并输出目标字线信号；其中，字线驱动级模块包括第一开关管和第二开关管，第一开关管的第一端口连接全局字线信号，第二开关管的第一端口连接第一低压信号，第一开关管和第二开关管的控制端口均与区块选择信号连接，第一开关管的第二端口和第二开关管的第二端口连接，用于输出目标字线信号。本申请提供的字线解码电路与半导体存储器能够有效地减小字线驱动级模块的面积。技术研发人员：金晓明,汪齐方受保护的技术使用者：普冉半导体(上海)股份有限公司技术研发日：技术公布日：2024/4/22