一种行地址译码电路和存储器的制作方法

本公开涉及但不限于一种行地址译码电路和存储器。

背景技术：

1、为了提高存储器的性能，需要对存储单元进行更快速的读写。存储单元的行地址译码电路是存储器电路中所必需的，用来进行行地址(row address)的译码和选通。行地址译码电路会直接影响存储器的读取速度以及电荷泵的负载。

技术实现思路

1、有鉴于此，本公开实施例提供了一种行地址译码电路和存储器，能够缩短行译码的时间，提高效率。

2、本公开实施例的技术方案是这样实现的：

3、本公开实施例提供了一种行地址译码电路，所述行地址译码电路包括n个存储地址控制电路，n大于等于1；每个存储地址控制电路包括：控制信号生成模块，用于接收至少一个地址预译码信号，根据所述地址预译码信号，生成地址控制信号；所述控制信号生成模块包括低阈值电压晶体管。

4、上述方案中，所述存储地址控制电路还包括：电源控制模块，分别连接所述控制信号生成模块和电源端，用于接收运行脉冲信号和所述地址控制信号，根据所述运行脉冲信号和所述地址控制信号，将所述电源端的电源电压传输到所述控制信号生成模块，以使得所述控制信号生成模块运行。

5、上述方案中，所述电源控制模块包括：电源控制信号生成单元，用于接收所述运行脉冲信号和所述地址控制信号，根据所述运行脉冲信号和所述地址控制信号，生成电源控制信号；电源开关单元，分别连接所述电源控制信号生成单元、所述控制信号生成模块和电源端，用于接收所述电源控制信号，响应于所述电源控制信号，将所述电源电压传输到所述控制信号生成模块。

6、上述方案中，所述电源控制信号生成单元包括：或门，所述或门的第一输入端接收所述运行脉冲信号，所述或门的第二输入端接收所述地址控制信号，所述或门输出所述电源控制信号。

7、上述方案中，所述控制信号生成模块包括译码模块；所述地址控制信号包括行地址译码信号；所述译码模块，用于接收至少一个所述地址预译码信号，根据所述地址预译码信号，生成行地址译码信号。

8、上述方案中，所述控制信号生成模块还包括其他控制信号生成模块；所述地址控制信号还包括其他控制信号；所述其他控制信号生成模块，用于接收至少一个所述地址预译码信号，根据所述地址预译码信号，生成所述其他控制信号。

9、上述方案中，所述行地址译码电路还包括：运行脉冲生成模块，用于接收初始运行信号，根据所述初始运行信号生成运行脉冲信号。

10、上述方案中，所述初始运行信号为激活命令信号。

11、上述方案中，所述运行脉冲生成模块包括：反相器，所述反相器的输入端接收所述初始运行信号；延时器，所述延时器的输入端连接所述反相器的输出端；与门，所述与门的第一输入端接收所述初始运行信号，所述与门的第二输入端连接所述延时器的输出端，所述与门输出所述运行脉冲信号。

12、本公开实施例还提供了一种存储器，所述存储器包括上述方案中所述的行地址译码电路。

13、上述方案中，所述存储器还包括：至少一个存储体；至少一个所述存储体被设置于所述行地址译码电路沿第一方向相对的两侧中的至少一侧。

14、上述方案中，每个所述存储体包括n个存储段；所述行地址译码电路包括n个存储地址控制电路；n个所述存储段一一对应接收n个所述存储地址控制电路输出的地址控制信号。

15、上述方案中，所述存储器还包括：预译码模块，用于接收初始运行信号和行地址编码信号，根据所述初始运行信号对所述行地址编码信号预译码，得到至少一个地址预译码信号。

16、上述方案中，所述预译码模块包括：组合逻辑电路、行熔丝匹配电路和行地址预译码电路；所述组合逻辑电路，用于接收初始运行信号和初始地址信号，生成所述初始地址信号对应的预译码驱动信号；所述行熔丝匹配电路，用于接收所述初始地址信号，对所述初始地址信号进行熔丝地址的匹配和替换后，将匹配和替换后的地址信号传输到所述行地址预译码电路；所述行地址预译码电路，分别连接所述组合逻辑电路和所述行熔丝匹配电路，用于接收所述预译码驱动信号和匹配和替换后的地址信号，对地址信号进行预译码，生成地址预译码信号。

17、上述方案中，所述存储器为动态随机存取存储器dram。

18、由此可见，本公开实施例提供了一种行地址译码电路和一种存储器，行地址译码电路包括n个存储地址控制电路，n大于等于1。每个存储地址控制电路包括：控制信号生成模块。控制信号生成模块用于接收至少一个地址预译码信号，根据地址预译码信号，生成地址控制信号；控制信号生成模块包括低阈值电压晶体管。由于阈值电压越小的晶体管，其电流能力越强，所带来的延时就越小，因此，通过在控制信号生成模块中形成低阈值电压的晶体管，能够缩短行译码的时间，提高效率。

技术特征：

1.一种行地址译码电路，其特征在于，所述行地址译码电路包括n个存储地址控制电路，n大于等于1；每个存储地址控制电路包括：

2.根据权利要求1所述的行地址译码电路，其特征在于，所述存储地址控制电路还包括：

3.根据权利要求2所述的行地址译码电路，其特征在于，所述电源控制模块包括：

4.根据权利要求3所述的行地址译码电路，其特征在于，所述电源控制信号生成单元包括：

5.根据权利要求1所述的行地址译码电路，其特征在于，所述控制信号生成模块包括译码模块；所述地址控制信号包括行地址译码信号；

6.根据权利要求5所述的行地址译码电路，其特征在于，所述控制信号生成模块还包括其他控制信号生成模块；所述地址控制信号还包括其他控制信号；

7.根据权利要求1所述的行地址译码电路，其特征在于，所述行地址译码电路还包括：

8.根据权利要求7所述的行地址译码电路，其特征在于，所述初始运行信号为激活命令信号。

9.根据权利要求7所述的行地址译码电路，其特征在于，所述运行脉冲生成模块包括：

10.一种存储器，其特征在于，所述存储器包括如权利要求1至9任一项所述的行地址译码电路。

11.根据权利要求10所述的存储器，其特征在于，所述存储器还包括：至少一个存储体；

12.根据权利要求11所述的存储器，其特征在于，每个所述存储体包括n个存储段；所述行地址译码电路包括n个存储地址控制电路；

13.根据权利要求10所述的存储器，其特征在于，所述存储器还包括：

14.根据权利要求13所述的存储器，其特征在于，所述预译码模块包括：组合逻辑电路、行熔丝匹配电路和行地址预译码电路；

15.根据权利要求10所述的存储器，其特征在于，所述存储器为动态随机存取存储器dram。

技术总结本公开实施例公开了一种行地址译码电路和存储器，行地址译码电路包括N个存储地址控制电路，N大于等于1。每个存储地址控制电路包括：控制信号生成模块。控制信号生成模块用于接收至少一个地址预译码信号，根据地址预译码信号，生成地址控制信号；控制信号生成模块包括低阈值电压晶体管。本公开实施例能够缩短行译码的时间，提高效率。技术研发人员：刘忠来,尚为兵,高恩鹏,冀康灵,邱安平受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/4/22