存算一体单元及操作方法、存算一体阵列和存算一体电路

本公开的实施例涉及一种存算一体单元及操作方法、存算一体阵列和存算一体电路。

背景技术：

1、随着人工智能时代的到来，传统冯·诺依曼架构的“存储墙”问题严重制约了芯片的算力与能耗，基于忆阻器的存算一体架构成为解决问题的关键技术之一。

2、传统的基于忆阻器的存算一体架构大多采用1t1r的存算一体单元组成的阵列。在计算的过程中，存算一体单元中的开关元件工作在线性区，为了保证计算电流的精确性，需要高精度的外围驱动电路做支撑，这增加了外围电路的面积和功耗开销。另外，为了减小阵列中寄生电阻和电压降(ir drop)对计算电流的影响，通常需要采用更大的存算一体单元，这进一步增加了存算一体阵列的面积。

技术实现思路

1、本公开至少一实施例提供一种存算一体单元，所述存算一体单元包括四个权重单元，其中，所述四个权重单元中的每个包括忆阻器元件和开关元件，所述忆阻器元件包括第一电极和第二电极，所述开关元件包括控制极、第一极和第二极，所述开关元件的第一极和所述忆阻器元件的第一电极电连接；第一权重单元的开关元件的控制极与第四权重单元的开关元件的控制极电连接，作为所述存算一体单元的第一端，用于接收第一字线信号；第二权重单元的开关元件的控制极与第三权重单元的开关元件的控制极电连接，作为所述存算一体单元的第二端，用于接收第二字线信号；所述第一权重单元的开关元件的第二极与所述第三权重单元的开关元件的第二极电连接，作为所述存算一体单元的第三端，用于接收第一源线信号；所述第二权重单元的开关元件的第二极与所述第四权重单元的开关元件的第二极电连接，作为所述存算一体单元的第四端，用于接收第二源线信号；四个开关元件的第二极彼此电连接，作为所述存算一体单元的第五端，用于接收位线信号。

2、例如，在本公开至少一实施例提供的存算一体单元中，所述第一权重单元的忆阻器元件的阻值与所述第二权重单元的忆阻器元件的阻值相等；所述第三权重单元的忆阻器元件的阻值与所述第四权重单元的忆阻器元件的阻值相等。

3、例如，在本公开至少一实施例提供的存算一体单元中，所述第一权重单元的开关元件与所述第二权重单元的开关元件具有相同的开关电流特性；所述第三权重单元的开关元件与所述第四权重单元的开关元件具有相同的开关电流特性。

4、本公开至少一实施例提供一种存算一体阵列，所述存算一体阵列包括：多个如本公开至少一实施例提供的存算一体单元，其中，所述多个存算一体单元沿第一方向和第二方向排列为多个存算一体单元行和多个存算一体单元列；多条第一字线，沿所述第一方向延伸，且与所述多个存算一体单元行一一对应连接，其中，所述多条第一字线中的每条与所对应的一个存算一体单元行的第一端电连接，以提供所述第一字线信号；多条第二字线，沿所述第一方向延伸，且与所述多个存算一体单元行一一对应连接，其中，所述多条第二字线中的每条与所对应的一个存算一体单元行的第二端电连接，以提供所述第二字线信号；多条第一源线，沿所述第二方向延伸，且与所述多个存算一体单元列一一对应连接，其中，所述多条第一源线中的每条与所对应的一个存算一体单元列的第三端电连接，以提供所述第一源线信号；多条第二源线，沿所述第二方向延伸，且与所述多个存算一体单元列一一对应连接，其中，所述多条第二源线中的每条与所对应的一个存算一体单元列的第四端电连接，以提供所述第二源线信号；多条位线，沿所述第一方向延伸，且与所述多个存算一体单元行一一对应连接，其中，所述多条位线中的每条与所对应的一个存算一体单元行的第五端电连接，以提供所述位线信号。

5、本公开至少一实施例提供一种存算一体电路，所述存算一体电路包括：如本公开至少一实施例提供的存算一体阵列、计算电路模块和编程电路模块；所述计算电路模块与所述存算一体阵列电连接，被配置为实现计算操作，包括输入模块和输出模块；所述编程电路模块与所述存算一体阵列电连接，被配置为实现编程操作。

6、例如，在本公开至少一实施例提供的存算一体电路中，所述输入模块包括：输入缓冲器，被配置为存放所述存算一体阵列每一行的输入数据；数模转换电路和多路复用器，被配置为对所述存算一体阵列每一行的输入数据进行数模转换得到对应的第一字线信号和第二字线信号；字线驱动电路，被配置为增强所述第一字线信号和所述第二字线信号的驱动能力，与所述多条第一字线和所述多条第二字线电连接以提供增强的第一字线信号和第二字线信号。

7、例如，在本公开至少一实施例提供的存算一体电路中，所述输出模块包括：源线驱动电路，与所述多条第一源线和所述多条第二源线电连接以提供所述第一源线信号和所述第二源线信号；模数转换电路，与所述多条第一源线和所述多条第二源线电连接，被配置为将所述多条第一源线上的电流信号和所述多条第二源线上的电流信号转换为数字信号；输出缓冲器，被配置为存储所述模数转换电路的转换结果并输出。

8、例如，在本公开至少一实施例提供的存算一体电路中，所述编程电路模块包括：源线编程驱动电路，与所述多条第一源线和所述多条第二源线电连接以提供第一源线编程信号和第二源线编程信号；字线编程驱动电路，与所述多条第一字线和所述多条第二字线电连接以提供第一字线编程信号和第二字线编程信号；位线编程驱动电路，与所述多条位线电连接以提供位线编程信号。

9、例如，在本公开至少一实施例提供的存算一体电路中，所述模数转换电路包括多个差分模数转换电路，所述多个差分模数转换电路与所述多条第一源线和所述多条第二源线一一对应电连接，所述多个差分模数转换电路中的每一个包括：第一采样电路，被配置为将所在列对应的第一源线上的电流信号转换为电压信号；第二采样电路，被配置为将所在列对应的第二源线上的电流信号转换为电压信号；逐次逼近型模数转换电路，被配置为接收所述第一采样电路和所述第二采样电路输出的电压信号，并转换为数字信号。

10、例如，在本公开至少一实施例提供的存算一体电路中，所述逐次逼近型模数转换电路包括：电容式数模转换器，被配置为与所述第一采样电路的输出端和所述第二采样电路的输出端电连接；比较器，与所述电容式数模转换器的输出端电连接，被配置为比较所述电容式数模转换器的输出电压，并输出比较结果；控制逻辑电路，被配置为接收所述比较器输出的比较结果，根据所述比较结果控制所述电容式数模转换器，采用逐次逼近方式进行转换并在输出端输出转换后的数字信号。

11、例如，在本公开至少一实施例提供的存算一体电路中，所述第一采样电路包括第一电流源、第一开关元件、第一电容；所述第一开关元件分别与所述第一电流源和所述第一电容电连接，被配置为根据控制信号的控制导通或断开所述第一电流源与所述第一电容之间的连接；所述第一电流源分别与第一电压端和所述第一源线电连接；所述第一电容分别与第二电压端和所述第一采样电路的输出端电连接；第二采样电路包括第二电流源、第二开关元件、第二电容；所述第二开关元件分别与所述第二电流源和所述第二电容电连接，被配置为根据控制信号的控制导通或断开所述第二电流源与所述第二电容之间的连接；所述第二电流源分别与所述第一电压端和所述第二源线电连接；所述第二电容分别与所述第二电压端和所述第二采样电路的输出端电连接。

12、本公开至少一实施例提供一种电子装置，包括如本公开至少一实施例提供的存算一体电路。

13、本公开至少一实施例提供一种如本公开至少一实施例提供的存算一体单元的操作方法，所述操作方法包括：向目标操作单元施加第一源线电压、第二源线电压，使所述目标操作单元中的每个开关元件工作在饱和状态；向所述目标操作单元施加第一字线电压和第二字线电压，使所述目标操作单元中的每个忆阻器元件工作在线性区。

14、例如，在本公开至少一实施例提供的操作方法中，还包括：向所述目标操作单元的每个权重单元逐一施加编程电压，使所述第一权重单元的忆阻器元件的阻值与所述第二权重单元的忆阻器元件的阻值相等，且所述第三权重单元的忆阻器元件的阻值与所述第四权重单元的忆阻器元件的阻值相等。

15、例如，在本公开至少一实施例提供的操作方法中，还包括：将多位权重数据映射为所述目标操作单元的计算电流随字线差分电压变化的斜率，向所述目标操作单元的每个权重单元逐一施加编程电压，使各权重单元的忆阻器元件阻值编程至满足所述斜率。

16、例如，在本公开至少一实施例提供的操作方法中，所述向目标操作单元施加第一字线电压和第二字线电压包括：将多位输入数据映射为字线差分电压，向所述目标操作单元施加所述字线差分电压对应的第一字线电压和第二字线电压。