内存装置的制作方法

本技术涉及一种内存装置。

背景技术：

1、计算机、便携设备、智能电话、物联网(internet of thing，iot)装置等电子装置的发展已经促使对内存装置的需求增加。一般而言，内存装置可为易失性内存装置及非易失性内存装置。易失性内存装置可在被供电时存储数据，但一旦断电，便可能会丢失所存储的数据。不同于易失性内存装置，非易失性内存装置即使在断电后亦可保留数据，但可能较易失性内存组件慢。

2、须注意的是，“先前技术”段落的内容是用来帮助了解本实用新型。在“先前技术”段落所揭露的部份内容(或全部内容)可能不是所属技术领域中具有通常知识者所知道的习知技术。在“先前技术”段落所揭露的内容，不代表该内容在本实用新型申请前已被所属技术领域中具有通常知识者所知悉。

技术实现思路

1、本实用新型提供一种内存装置，可解决内存装置面积利用效率过低的问题。

2、本实用新型的一些实施例提供一种内存装置。在一些实施例中，所述内存装置包括记忆阵列。在一些实施例中，所述记忆阵列包括一组记忆胞。在一些实施例中，所述一组记忆胞中的每一者包括串联连接于位线与选择线之间的对应的晶体管与对应的电容器。在一些实施例中，所述内存装置包括第一晶体管以及第二晶体管。在一些实施例中，第一晶体管包括耦合至控制器的源极/漏极电极以及耦合至位线的另一源极/漏极电极。在一些实施例中，第二晶体管包括耦合至位线的栅极电极。在一些实施例中，所述第二晶体管被配置成传导与由所述一组记忆胞中的记忆胞所存储的数据对应的电流。

3、本实用新型的一些实施例提供一种内存装置。在一些实施例中，所述内存装置包括控制器。在一些实施例中，所述内存装置包括第一组记忆胞，所述第一组记忆胞包括并联耦合于第一位线与选择线之间的第一记忆胞与第二记忆胞。在一些实施例中，所述内存装置包括第二组记忆胞，所述第二组记忆胞包括并联耦合于第二位线与选择线之间的第三记忆胞与第四记忆胞。在一些实施例中，所述内存装置包括耦合至第一记忆胞及第三记忆胞的第一字线。在一些实施例中，所述内存装置包括耦合至第二记忆胞及第四记忆胞的第二字线。在一些实施例中，所述内存装置包括耦合于控制器与第一位线之间的第一晶体管。在一些实施例中，所述内存装置包括包含耦合至第一位线的栅极电极的第二晶体管。在一些实施例中，所述内存装置包括耦合于控制器与第二位线之间的第三晶体管。在一些实施例中，所述内存装置包括包含耦合至第二位线的栅极电极的第四晶体管。

4、基于上述，本实用新型的诸实施例用以解决对数据进行程序设计化或读取时须采用复杂电路的问题。其技术功效在于，内存装置可以使用高效利用面积的方式来运作，使内存装置可以用更有效的方式进行操作。

5、为让本实用新型的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

技术特征：

1.一种内存装置，其特征在于，包括：

2.根据权利要求1所述的内存装置，其特征在于，所述控制器用于：

3.根据权利要求2所述的内存装置，其特征在于，所述控制器用于：

4.根据权利要求2所述的内存装置，其特征在于，所述控制器用于：

5.根据权利要求1所述的内存装置，其特征在于，

6.根据权利要求1所述的内存装置，其特征在于，所述记忆阵列更包括另一组记忆胞，所述另一组记忆胞中的每一者包括彼此串联连接于另一位线与所述选择线之间的对应的晶体管与对应的电容器，所述内存装置更包括：

7.一种内存装置，其特征在于，包括：

8.根据权利要求7所述的装置，其特征在于，其中为通过所述第一记忆胞对数据进行编程化，所述控制器用于对所述第一晶体管进行使能以经由所述第一晶体管向所述第一位线施加对应于所述数据的电压，同时向所述第一字线施加第一电压，且向所述第二字线施加第二电压。

9.根据权利要求8所述的装置，其特征在于，其中为保留由所述第一记忆胞所存储的所述数据，所述控制器用于对所述第一晶体管进行使能以对所述第一位线施加另一电压，同时对所述第一字线及所述第二字线施加所述第二电压。

10.根据权利要求7所述的装置，其特征在于，其中所述第一组记忆胞、所述第二组记忆胞、所述第一晶体管、所述第二晶体管、所述第三晶体管及所述第四晶体管形成于第一层中，且其中所述控制器形成于第二层中。

技术总结本技术提供一种内存装置。在一个实施例中，内存装置包括包含一组记忆胞的记忆阵列。在一个实施例中，记忆胞中的每一者包括串联连接于位线与选择线之间的对应的晶体管与对应的电容器。在一个实施例中，内存装置包括第一晶体管，第一晶体管包括耦合至控制器的源极/漏极电极以及耦合至位线的另一源极/漏极电极。在一个实施例中，内存装置包括第二晶体管，第二晶体管包括耦合至位线的栅极电极。在一个实施例中，第二晶体管被配置成传导与由记忆胞所存储的数据对应的电流。基于上述配置方式，可解决内存装置面积利用效率过低的问题。技术研发人员：吴承润,高韵峯,赖昇志,姜慧如,林仲德受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：20230801技术公布日：2024/4/22