混合存储器内计算架构的制作方法

本申请涉及存储器内计算架构(compute-in-memory)，并且更具体地涉及一种混合存储器内计算架构。

背景技术：

1、数据的数字处理通常使用冯·诺依曼(von neumann)架构，其中从存储器检索数据以在算术和逻辑单元(alu)中处理。在诸如机器学习的计算密集型应用中，来自和去往存储器的数据流可能成为处理速度的瓶颈。已经开发了存储器内计算架构，其中数据处理硬件分布在位单元上。与传统的数字计算机相比，存储器内计算架构可以降低功耗，因为不需要将数据传输到处理单元。此外，存储器内计算架构降低了功耗，因为存储器内计算架构在模拟域中执行乘法和求和运算，例如通过累加来自多个电容器的电荷。

2、尽管节省了功率，但存储器内计算架构通常需要模数转换器(adc)来将由累加的电荷产生的电压转换成数字值。为了最小化adc功耗，通常利用逐次逼近或斜率adc，但是这降低了运行速度。为了具有与传统数字计算相同的精度，需要高分辨率adc，但是运行速度可能再次降低并且功耗增加。因此，对于每秒需要数万亿次运算的边缘和服务器机器学习应用，通常的是，与存储器内计算架构计算相比，使用传统的数字架构以增加功耗为代价。

技术实现思路

1、根据本公开的一个方面，提供了一种存储器内计算架构，该存储器内计算架构包括：多个第一开关对，该多个第一开关对对应于多个第一位，每个第一开关对包括由该多个第一位中的对应第一位控制的第一开关，并且包括由第二位控制的第二开关；多个第一电容器，该多个第一电容器对应于该多个第一开关对，每个第一电容器与该多个第一开关对中的对应第一开关对串联耦合；耦合到该多个第一电容器的第一计算线；和第一模数转换器，该第一模数转换器具有耦合到该第一计算线的输入端子。

2、根据本公开的另一方面，提供了一种存储器内计算架构的操作方法，该方法包括：响应于第一滤波器权重位与第一多个通道的第一多个激活位之间的第一乘法-累加运算而对第一计算线充电；使该第一计算线的电压数字化以提供第一数字数；响应于第二滤波器权重位与第二多个通道的第二多个激活位之间的第二乘法-累加运算而对第二计算线充电；使该第二计算线的电压数字化以提供第二数字数；以及将该第一数字数和该第二数字数相加以提供和。

3、根据本公开的又一方面，提供了一种存储器内计算架构，该存储器内计算架构包括：第一多个算术单元，该第一多个算术单元中的每个算术单元包括第一电容器；第一多个开关；第一计算线，该第一计算线通过该第一多个开关耦合到该第一多个算术单元中的每个第一电容器；和第一模数转换器，该第一模数转换器具有耦合到该第一计算线的输入端子。

4、通过下面的具体实施方式，可更好地理解这些和其他有利特征。

技术特征：

1.一种存储器内计算架构，包括：

2.根据权利要求1所述的存储器内计算架构，还包括：

3.根据权利要求2所述的存储器内计算架构，其中所述多个第一位包括多个第一激活位，所述第二位包括滤波器权重位，并且所述多个第三位包括多个第二激活位。

4.根据权利要求1所述的存储器内计算架构，还包括：

5.根据权利要求4所述的存储器内计算架构，还包括：

6.根据权利要求5所述的存储器内计算架构，其中所述复制第一电容器的电容基本上等于所述多个第一电容器中的每个第一电容器的电容。

7.根据权利要求5所述的存储器内计算架构，其中每个第一开关包括第一p型金属氧化物半导体(pmos)开关晶体管，每个第二开关包括第二pmos开关晶体管，并且每个第三开关晶体管包括第三pmos开关晶体管。

8.根据权利要求5所述的存储器内计算架构，其中所述自定时复制电路包括比较器，所述比较器被配置为将所述第一计算线的电压与阈值电压进行比较。

9.根据权利要求8所述的存储器内计算架构，还包括：

10.根据权利要求9所述的存储器内计算架构，其中所述阈值电压近似为电源电压的一半。

11.根据权利要求8所述的存储器内计算架构，其中所述自定时复制电路还被配置为响应于所述比较器检测到所述第一计算线的所述电压大于或等于所述阈值电压来控制所述多个第一电容器中的每个第一电容器的放电。

12.根据权利要求1所述的存储器内计算架构，还包括：

13.根据权利要求12所述的存储器内计算架构，还包括：

14.根据权利要求13所述的存储器内计算架构，其中每个第一开关是pmos开关晶体管，并且其中每个第二多路复用器是反相多路复用器。

15.根据权利要求5所述的存储器内计算架构，还包括：

16.根据权利要求8所述的存储器内计算架构，还包括耦合到所述比较器的输出信号的虚设模数转换器。

17.一种存储器内计算架构的操作方法，包括：

18.根据权利要求17所述的方法，还包括：

19.根据权利要求17所述的方法，还包括：

20.根据权利要求19所述的方法，还包括：

21.一种存储器内计算架构，包括：

22.根据权利要求21所述的存储器内计算架构，还包括：

23.根据权利要求22所述的存储器内计算架构，还包括：

24.根据权利要求21所述的存储器内计算架构，其中所述存储器内计算架构被集成到服务器中。

25.根据权利要求22所述的存储器内计算架构，还包括：

26.根据权利要求25所述的存储器内计算架构，其中所述第一多个算术单元被配置为将所选的第一滤波器权重位与来自第一多个通道的第一多个激活位相乘。

27.根据权利要求26所述的存储器内计算架构，还包括：

28.根据权利要求27所述的存储器内计算架构，其中所述第二多个算术单元被配置为将所选的第二滤波器权重位与来自第二多个通道的第二多个激活位相乘。

29.根据权利要求26所述的存储器内计算架构，其中所述第一多个通道被配置为形成卷积神经网络或深度神经网络的滤波器。

30.根据权利要求26所述的存储器内计算架构，其中所述第一多个通道被配置为卷积神经网络或深度神经网络的层。

31.根据权利要求27所述的存储器内计算架构，其中所述第一多个通道和所述第二多个通道被配置为卷积神经网络或深度神经网络的滤波器或层的多个子阵列的一部分。

32.根据权利要求27所述的存储器内计算架构，其中所述第一多个通道和所述第二多个通道中的通道数目是能够配置的。

33.根据权利要求31所述的存储器内计算架构，其中所述多个子阵列中的子阵列数目是能够配置的。

技术总结提供了一种实现用于神经网络中的层的滤波器的存储器内计算阵列。该滤波器通过来自多个电容器的电荷累加，将多个激活位乘以多个通道中的每个通道的多个滤波器权重位。所累加的电荷被数字化以提供该滤波器的输出。技术研发人员：F·I·阿塔拉,H·H·阮,C·B·韦里利,N·瓦伊德亚纳坦受保护的技术使用者：高通股份有限公司技术研发日：技术公布日：2024/4/22