基于SRAM存算一体电路的混合信号读取电路

本申请涉及集成电路，具体涉及一种基于sram存算一体电路的数模混合读取电路。

背景技术：

1、随着人工智能应用技术的快速发展，深度神经网络作为目前图像识别中最成功的算法之一，它需要对输入数据和权重数据做大量的乘法和加法运算(multiplication andaccumulation，mac)。存内计算(computing-in-memory，cim)电路不仅可以支持存储器电路所具有的一般读写操作，而且可以执行多种运算操作，因而可以大大减少数据的搬移量，从而进一步提高系统的能耗效率。新型存储器及存内计算电路在高能效人工智能处理器、物联网终端设备、智能家居和智慧城市系统中有着广泛的应用前景。

2、因此，存算一体化成为了未来趋势。其中，基于sram的存算一体结构是近年来提出的一种新型存算一体结构。该结构利用2p-sram的模拟特性，可直接在存储单元内进行权重-特征值乘加运算，规避了数据搬运造成的能量消耗，提高了运算效率。在基于sram存算一体电路中，2p-sram阵列的bitline上的电流为矩阵乘加运算的模拟量结果。该电流值会随着各种乘加运算的组合的不同而不同。

3、现有读取电路对信号处理不进行可控增益放大或仅通过共源共栅型跨导放大器简单处理，在精度和稳定性方面很难满足更广泛的应用场景要求；同时，对于存算一体芯片有更高的功耗、更小的面积需求，以及电路始终存在静态功耗的问题。所以需要设计一套满足不同场景的数模混合读取电路，实现较高的能耗效率和计算正确率。

技术实现思路

1、本发明要解决的技术问题是：现有的读取电路难以同时满足不同场景的数模混合读取，且保持较低的能耗效率。

2、为此，本发明提供一种基于sram存算一体电路的数模混合读取电路。

3、本发明解决其技术问题所采用的技术方案是：

4、一种基于sram存算一体电路的数模混合读取电路，包括：

5、存内计算电路，所述存内计算电路对输入的多比特数字信号进行不同权重的乘加运算；

6、可变增益跨导放大器，所述可变增益跨导放大器通过多比特数字信号控制，实现增益的可变，将电流信号转化为电压信号，将输入级信号进行不同范围的放大；

7、模拟数字转换器，所述模拟数字转换器将可变增益跨导放大器处理后的电压信号转换为数字信号输出。

8、通过采用上述技术方案，该混合读取电路以存内计算电路的输出值作为输入量，从而可以直接在存储单元内进行权重-特征值乘加运算，规避了数据搬运造成的能量消耗；通过放大器的设置，改变可变增益跨导放大器的增益值，增益后求和信号进一步输入模数转换器，从而改变求和信号的量化范围，从而可以满足不同场景的数模混合读取的同时，保持较低的能耗效率。

9、进一步的，所述可变增益跨导放大器包括信号增益电容阵列，所述信号增益电容阵列中的每个电容的两端分别连接运算放大器的反相输入端和输出端，运算放大器的正相输入端接地。

10、进一步的，所述可变增益跨导放大器包括带负反馈的跨导放大电路以及可变电路放大器，所述带负反馈的跨导放大电路由信号增益电容阵列和运算放大器组成，所述带负反馈的跨导放大电路的电压增益倍数为c1/c2，其中，c1为存内计算电路输出的电荷总和的模拟量，承载输出电荷的电容，c2为可变增益跨导放大电路中的权重电容。

11、进一步的，所述权重电容的选择由外置的外接数字信号控制，用于改变可变增益跨导放大器的增益值。

12、进一步的，所述存内计算电路采用耦合电容完成乘累加计算。

13、进一步的，所述存内计算电路为基于sram存内计算电路的mac电路。

14、进一步的，该数模混合读取电路受计算的时钟信号控制，当clk_avr为高电平时，基于存内计算电路上的开关闭合，电路中的电荷进行共享，同时也数字信号计算的结果输出为模拟量，并输入下一级可变增益跨导放大器。

15、进一步的，所述存内计算电路包括预设数量个存内计算单元、数模转换器、置位电路、模数转换器，所述存内计算单元用于对特征值-权重电路的计算，存内计算的方法是通过逻辑门代替计算电路，将输入量与存内计算单元中存储的权重信息相乘输出模拟量，所述数模转换器于将输入的有符号多比特输入数据的数值位数据转换为模拟信号，所述置位电路，用于在信号传输中提供共模电平，所述模数转换器用于将计算后的模拟量转换为多比特数字信号输出，并作为混合信号读取电路的输出级。

16、进一步的，每个所述存内计算单元包括预设数量个数据接收单元和预设数量个存算单元组，每个所述存算单元组包括预设数量个存算单元和信号输出端，其中所述存算单元包括信号输入端、存储子单元、计算子单元和加法电容。

17、进一步的，所述存算单元分别包括加法电容和乘法器，所述加法电容用于对各个计算子单元分别输出的计算结果信号进行累加并输出，所述乘法器用于对计算子单元对应的存储子单元中的单比特数据和输入计算子单元的待计算信号进行乘法计算并输出，所述乘法器包括第一开关和第二开关，所述第一开关用于在乘法器对应的存储子单元中的单比特数据为第一数据时，将输入的待计算信号作为计算结果信号输出，所述第二开关用于在乘法器对应的存储子单元中的单比特数据为第二数据时，将预设电平作为计算结果信号输出。

18、本发明的有益效果是，该混合信号存算一体电路设置有预设数量个存内计算单元、存算一体单元阵列、模数转换单元，由于该电路包含了上述存内计算单元，从而使该电路应用到神经网络加速计算时，降低了神经网络计算的静态功耗，同时降低了存算一体电路的面积。

19、该sram存算一体的权重-特征值乘加模拟计算核是基于两端口的6t-sram，这种结构具有独立的读写字线(rwl,wwl)和读写位线(rbl,wbl和wblb)，从而有分开的读端口和写端口；数据从读端口读出，从写端口写入。这样不仅提高了稳定性，而且可以进行同时读写，从而有更高的性能。

技术特征：

1.一种基于sram存算一体电路的数模混合读取电路，其特征在于，包括：

2.根据权利要求1所述的基于sram存算一体电路的数模混合读取电路，其特征在于，所述可变增益跨导放大器(202)包括信号增益电容阵列，所述信号增益电容阵列中的每个电容的两端分别连接运算放大器的反相输入端和输出端，运算放大器的正相输入端接地。

3.根据权利要求2所述的基于sram存算一体电路的数模混合读取电路，其特征在于，所述可变增益跨导放大器(202)包括带负反馈的跨导放大电路以及可变电路放大器，所述带负反馈的跨导放大电路由信号增益电容阵列和运算放大器组成，所述带负反馈的跨导放大电路的电压增益倍数为c1/c2，其中，c1为存内计算电路输出的电荷总和的模拟量，承载输出电荷的电容，c2为可变增益跨导放大电路中的权重电容。

4.根据权利要求3所述的基于sram存算一体电路的数模混合读取电路，其特征在于，所述权重电容的选择由外置的外接数字信号控制，用于改变可变增益跨导放大器(202)的增益值。

5.根据权利要求1所述的基于sram存算一体电路的数模混合读取电路，其特征在于，所述存内计算电路采用耦合电容完成乘累加计算。

6.根据权利要求1所述的基于sram存算一体电路的数模混合读取电路，其特征在于，所述存内计算电路为基于sram存内计算电路的mac电路(201)。

7.根据权利要求6所述的基于sram存算一体电路的数模混合读取电路，其特征在于，该数模混合读取电路受计算的时钟信号控制，当clk_avr为高电平时，基于存内计算电路上的开关闭合，电路中的电荷进行共享，同时也数字信号计算的结果输出为模拟量，并输入下一级可变增益跨导放大器(202)。

8.根据权利要求1所述的基于sram存算一体电路的数模混合读取电路，其特征在于，所述存内计算电路包括预设数量个存内计算单元(101)、数模转换器(102)、置位电路(103)、模数转换器(104)，所述存内计算单元(101)用于对特征值-权重电路的计算，存内计算的方法是通过逻辑门代替计算电路，将输入量与存内计算单元(101)中存储的权重信息相乘输出模拟量，所述数模转换器(102)于将输入的有符号多比特输入数据的数值位数据转换为模拟信号，所述置位电路(103)用于在信号传输中提供共模电平，所述模数转换器(104)用于将计算后的模拟量转换为多比特数字信号输出，并作为混合信号读取电路的输出级。

9.根据权利要求8所述的基于sram存算一体电路的数模混合读取电路，其特征在于，每个所述存内计算单元(101)包括预设数量个数据接收单元和预设数量个存算单元组，每个所述存算单元组包括预设数量个存算单元和信号输出端，其中所述存算单元包括信号输入端、存储子单元、计算子单元和加法电容。

10.根据权利要求9所述的基于sram存算一体电路的数模混合读取电路，其特征在于，所述存算单元分别包括加法电容和乘法器，所述加法电容用于对各个计算子单元分别输出的计算结果信号进行累加并输出，所述乘法器用于对计算子单元对应的存储子单元中的单比特数据和输入计算子单元的待计算信号进行乘法计算并输出，所述乘法器包括第一开关和第二开关，所述第一开关用于在乘法器对应的存储子单元中的单比特数据为第一数据时，将输入的待计算信号作为计算结果信号输出，所述第二开关用于在乘法器对应的存储子单元中的单比特数据为第二数据时，将预设电平作为计算结果信号输出。

技术总结本申请涉及集成电路技术领域，具体涉及一种基于SRAM存算一体电路的数模混合读取电路，包括：存内计算电路，存内计算电路对输入的多比特数字信号进行不同权重的乘加运算；可变增益跨导放大器，可变增益跨导放大器通过多比特数字信号控制，实现增益的可变，将电流信号转化为电压信号，将输入级信号进行不同范围的放大；模拟数字转换器，模拟数字转换器将可变增益跨导放大器处理后的电压信号转换为数字信号输出。本申请基于SRAM存算一体电路的输出值作为输入量，通过放大器的设置，改变可变增益跨导放大器的增益值，增益后求和信号进一步输入模数转换器，从而改变求和信号的量化范围，从而可以满足不同场景的数模混合读取的同时，保持较低的能耗效率。技术研发人员：李一芒,华棣文受保护的技术使用者：常州大学技术研发日：技术公布日：2024/1/15