一种ECS电路、方法和存储器与流程

本公开涉及半导体，尤其涉及一种ecs电路、方法和存储器。

背景技术：

1、随着半导体技术的不断发展，人们在制造和使用计算机等设备时，对数据的传输速度提出了越来越高的要求。为了获得更快的数据传输速度，应运而生了一系列数据可以双倍速率(double data rate，ddr)传输的存储器等器件。

2、然而，随着存储器的传输速度越来越快、存储单元缩小以及行锤击(row hammer)等原因，存储器中可能会发生错误，这就需要对存储器进行错误检查并及时纠正检查到的错误。以动态随机存取存储器(dynamic random access memory，dram)为例，需要至少每24小时对dram进行一次完整的错误检查与清除(error check and scrub，ecs)。

技术实现思路

1、本公开实施例提供了一种ecs电路、方法和存储器。

2、第一方面，本公开实施例提供了一种ecs电路，包括ecs控制模块、命令生成模块、地址计数模块和错误追踪记录模块，其中：

3、所述ecs控制模块，用于接收模式控制信号，根据所述模式控制信号生成ecs命令信号；

4、所述命令生成模块，用于根据所述ecs命令信号生成内部命令信号，所述内部命令信号用于执行对应的ecs操作；

5、所述地址计数模块，用于根据所述内部命令信号进行地址计数，在目标地址完成计数时生成计数结束信号；

6、所述错误追踪记录模块，用于接收错误信号，并根据所述计数结束信号和所述错误信号生成错误追踪信号，所述错误追踪信号用于记录所述ecs操作的错误信息。

7、在一些实施例中，所述模式控制信号包括多用途命令mpc信号或刷新命令信号，其中：

8、所述ecs控制模块，还用于在所述ecs操作为手动ecs操作模式的情况下，根据所述mpc信号生成所述ecs命令信号，或者；

9、所述ecs控制模块，还用于在所述ecs操作为自动ecs操作模式的情况下，根据所述刷新命令信号生成所述ecs命令信号。

10、在一些实施例中，所述ecs控制模块包括第一时序模块和命令控制模块，其中：

11、所述第一时序模块，用于生成ecs标识信号；

12、所述命令控制模块，用于接收所述ecs标识信号，以及在所述ecs标识信号处于有效状态时，获取刷新命令信号，并根据所述刷新命令信号产生所述ecs命令信号。

13、在一些实施例中，所述第一时序模块，用于接收第一时钟信号，根据所述第一时钟信号进行计数，生成所述ecs标识信号，并将所述ecs标识信号发送给所述命令控制模块；其中，在计数值满足预设条件时，所述ecs标识信号处于有效状态。

14、在一些实施例中，所述第一时序模块，还用于在所述ecs标识信号处于有效状态时，停止所述计数；

15、所述命令控制模块，还用于在根据所述刷新命令信号产生所述ecs命令信号之后，生成复位信号，将所述复位信号发送给所述第一时序模块，以使所述第一时序模块重新开始计数并且控制所述ecs标识信号处于无效状态。

16、在一些实施例中，所述命令控制模块，还用于在所述ecs标识信号处于无效状态时，将所接收到的刷新命令信号输出为内部刷新信号，以执行刷新操作。

17、在一些实施例中，所述命令生成模块包括内部命令生成模块和第二时序模块，其中：

18、所述内部命令生成模块，用于在接收到所述ecs命令信号后，按照预设时序条件依次生成激活信号、读命令信号、写命令信号和预充电信号；

19、所述第二时序模块，用于控制所述激活信号和所述读命令信号之间的时间间隔满足第一时序条件，控制所述读命令信号和所述写命令信号之间的时间间隔满足第二时序条件以及控制所述写命令信号和所述预充电信号之间的时间间隔满足第三时序条件；

20、其中，所述预设时序条件是由所述第一时序条件、所述第二时序条件和所述第三时序条件组成。

21、在一些实施例中，所述ecs电路还包括存储控制模块和存储阵列，所述存储阵列包括至少一个存储组，所述存储组包括至少一个存储块，所述存储块包括至少一行和至少一列，其中：

22、所述存储控制模块，用于接收所述内部命令信号，并根据所述内部命令信号对所述存储阵列执行ecs操作，以及；

23、所述存储控制模块，还用于在执行所述ecs操作时，若检测到错误信息，则生成所述错误信号，并将所述错误信号发送给所述错误追踪记录模块。

24、在一些实施例中，所述地址计数模块包括列计数模块、行计数模块和阵列计数模块，其中：

25、所述列计数模块，用于接收所述预充电信号，根据所述预充电信号对目标行进行列计数；在所述目标行的列计数完成时，生成列输出信号和列结束信号；

26、所述行计数模块，用于接收所述预充电信号和所述列输出信号，根据所述预充电信号和所述列输出信号对目标存储块进行行计数；在所述目标存储块的行计数完成时，生成行输出信号和行结束信号；

27、所述阵列计数模块，用于接收所述预充电信号和所述行输出信号，根据所述预充电信号和所述行输出信号对目标存储组进行存储块计数；在所述目标存储组的存储块计数完成时，生成存储块输出信号和存储块结束信号；以及，根据所述预充电信号和所述存储块输出信号对所述存储阵列进行存储组计数；在所述存储阵列的存储组计数完成时，生成存储组结束信号和ecs结束信号。

28、在一些实施例中，所述阵列计数模块包括存储块计数模块和存储组计数模块，其中：

29、所述存储块计数模块，用于接收所述预充电信号和所述行输出信号，根据所述预充电信号和所述行输出信号对目标存储组进行存储块计数；在所述目标存储组的存储块计数完成时，生成所述存储块输出信号和所述存储块结束信号；

30、所述存储组计数模块，用于接收所述预充电信号和所述存储块输出信号，根据所述预充电信号和所述存储块输出信号对所述存储阵列进行存储组计数；在所述存储阵列的存储组计数完成时，生成所述存储组结束信号和所述ecs结束信号。

31、在一些实施例中，所述列计数模块，还用于在生成所述列输出信号和所述列结束信号之后，继续执行下一目标行的列计数，直至完成所述存储阵列中的每一行的列计数；

32、所述行计数模块，还用于在生成所述行输出信号和所述行结束信号之后，继续执行下一目标存储块的行计数，直至完成所述存储阵列中的每一存储块的行计数；

33、所述阵列计数模块，还用于在生成所述存储块输出信号和所述存储块结束信号之后，继续执行下一目标存储组的存储块计数，直至完成对所述存储阵列中的每一存储组的存储块计数。

34、在一些实施例中，所述错误追踪记录模块包括第一错误追踪记录模块，其中：

35、所述第一错误追踪记录模块，用于接收计数模式信号，以及在所述计数模式信号为第一值的情况下，确定所述第一错误追踪记录模块的计数模式为码字计数模式；或者，在所述计数模式信号为第二值的情况下，确定所述第一错误追踪记录模块的计数模式为行计数模式。

36、在一些实施例中，所述第一错误追踪记录模块，用于在所述计数模式为所述码字计数模式的情况下，接收所述错误信号，根据所述错误信号进行码字计数，并在接收到所述ecs结束信号时，确定第一计数值；以及将所述第一计数值与第一阈值进行比较，在所述第一计数值大于或者等于所述第一阈值的情况下，将所述第一计数值进行保存；其中，所述第一计数值用于表征所述存储阵列中存在错误信息的码字数量。

37、在一些实施例中，所述第一错误追踪记录模块，用于在所述计数模式为所述行计数模式的情况下，接收所述错误信号和所述列结束信号，根据所述错误信号和所述列结束信号进行错误行计数，并在接收到所述ecs结束信号时，确定第二计数值；以及将所述第二计数值与第二阈值进行比较，在所述第二计数值大于所述第二阈值的情况下，将所述第二计数值进行保存；其中，所述第二计数值用于表征所述存储阵列中存在至少一个错误信息的行数量。

38、在一些实施例中，所述错误追踪记录模块还包括第二错误追踪记录模块，其中：

39、所述第二错误追踪记录模块，用于接收所述错误信号，并根据所述错误信号和所述列结束信号对目标行的错误信息进行计数，在确定所述目标行的第三计数值后，将所述第三计数值与第一寄存器模块中存储的目标计数值进行比较，若所述第三计数值大于所述目标计数值，则将所述第一寄存器模块中存储的目标计数值清除，并将所述第三计数值保存为所述第一寄存器模块中的目标计数值；以及继续根据所述错误信号和所述列结束信号对下一目标行进行错误计数，直至接收到所述ecs结束信号后，确定所述第一寄存器模块中存储的目标计数值；其中，所述第三计数值用于表征所述目标行中存在错误信息的码字数量。

40、在一些实施例中，所述第二错误追踪记录模块，还用于在将所述目标计数值保存进第一寄存器模块时，将所述目标计数值对应的地址信息保存在第二寄存器模块中；其中，所述地址信息包括所述目标计数值对应的行地址信息、存储块地址信息和存储组地址信息。

41、在一些实施例中，所述第二错误追踪记录模块，还用于在接收到所述ecs结束信号后，将所述第一寄存器模块中当前存储的目标计数值与第三阈值进行比较，若所述目标计数值大于或者等于所述第三阈值，则保留所述第一寄存器模块中存储的目标计数值和所述第二寄存器模块中存储的地址信息，若所述目标计数值小于所述第三阈值，则将所述第一寄存器模块中存储的目标计数值和所述第二寄存器模块中存储的地址信息清除。

42、第二方面，本公开实施例提供了一种ecs方法，应用于如第一方面所述的ecs电路，该方法包括：

43、通过所述ecs控制模块接收模式控制信号，并根据所述模式控制信号生成ecs命令信号；

44、通过所述命令生成模块接收所述ecs命令信号，根据所述ecs命令信号生成内部命令信号，所述内部命令信号用于执行对应的ecs操作；

45、通过所述地址计数模块接收所述内部命令信号，根据所述内部命令信号进行地址计数，在目标地址完成计数时生成计数结束信号；

46、通过所述错误追踪记录模块接收所述计数结束信号和错误信号，根据所述计数结束信号和所述错误信号生成错误追踪信号，所述错误追踪信号用于记录所述ecs操作的错误信息。

47、第三方面，本公开实施例提供了一种存储器，该存储器包括如第一方面所述的ecs电路。

48、本公开实施例提供了一种ecs电路、方法和存储器，该ecs电路包括ecs控制模块、命令生成模块、地址计数模块和错误追踪记录模块，其中ecs控制模块，用于接收模式控制信号，根据模式控制信号生成ecs命令信号；命令生成模块，用于根据ecs命令信号生成内部命令信号，内部命令信号用于执行对应的ecs操作；地址计数模块，用于根据内部命令信号进行地址计数，在目标地址完成计数时生成计数结束信号；所述错误追踪记录模块，用于接收错误信号，并根据计数结束信号和错误信号生成错误追踪信号，错误追踪信号用于记录ecs操作的错误信息。这样，本公开实施例基于模式控制信号来生成ecs命令信号，以执行ecs操作，从而能够实现对存储器进行完整的错误检查与清除，而且在执行ecs操作完成之后，还可以根据错误信号和计数结束信号来生成错误追踪信号，用以记录ecs操作的错误信息，进而能够快速定位存储器中存在错误信息的位置并进行修复，最终提升存储器的性能。