列译码电路及随机存储器的制作方法

本申请涉及存储，特别涉及一种列译码电路及随机存储器。

背景技术：

1、随机存储器在进行读操作时，存储单元中存储的数据需要经过灵敏放大模块进行放大，再经过列选通模块控制的开关传到互补输入输出线接口上；在进行写操作时，外部通过互补输入输出线的输入线写入数据，也需要经过列选通模块控制的开关传到灵敏放大模块，最终将数据写入存储单元中。从随机存储器的读写操作来看，都需要经过列选通模块控制的开关管。但在不同温度下。列选通模块的列选择信号的有效脉冲宽度会受到随机存储器内部温度的影响，从而影响随机存储器的有效读写时间和灵敏放大模块的感测裕度。

技术实现思路

1、为了解决上述问题，本申请提供一种译码电路及随机存储器，能够降低温度对随机存储器有效读写时间的影响。

2、为解决上述技术问题，本申请采用的一个技术方案是：提供一种译码电路，该译码电路包括多个列选通模块及列信号调制模块，其中，每个列选通模块分别连接一对互补位线对，以基于列信号调制模块调整对应的列选择信号而决定当前互补位线对是否与连接的互补输入输出线对选通；列信号调制模块用于基于随机存储器的内部温度调整列选择信号的有效脉冲宽度。

3、其中，列信号调制模块包括温度检测模块、列信号有效脉冲宽度调制模块及驱动模块。温度检测模块用于监控随机存储器的内部温度，基于内部温度产生温度控制信号，确定是否调整列选择信号的有效脉冲宽度；列信号有效脉冲宽度调制模块与温度检测模块连接，基于温度控制信号调整列选择信号的有效脉冲宽度；驱动模块与列信号有效脉冲宽度调制模块的输出端连接，用于基于调制后的列选择信号驱动多个列选通模块对多个互补位线对进行选通。

4、其中，列信号有效脉冲宽度调制模块包括n个列信号有效脉冲宽度调制子模块，每个列信号有效脉冲宽度调制子模块分别与温度检测模块连接，用于基于温度控制信号调整每个列选择信号的有效脉冲宽度。

5、其中，驱动模块包括n个驱动子模块，每个驱动子模块与对应的列信号调制子模块的输出端连接，用于基于每个调制后的列选择信号驱动m个列选通模块对m个互补位线对进行选通。

6、其中，列信号有效脉冲宽度调制子模块，用于执行：响应于温度控制信号为第一温控码，列选择信号的有效脉冲宽度非调整，其中，第一温控码表征随机存储器的内部温度处于正常工作温度范围内；响应于温度控制信号为第二温控码，延长列选择信号的有效脉冲宽度，其中，第二温控码表征随机存储器的内部温度低于正常工作温度范围；响应于温度控制信号为第三温控码，减少列选择信号的有效脉冲宽度，其中，第三温控码表征随机存储器的内部温度高于正常工作温度范围。

7、其中，在一种可能的实现方式中，列信号有效脉冲宽度调制子模块包括延迟链、多个可导通支路及或门逻辑单元。延迟链包括多个串联在一起的延迟单元，其中，延迟链的第一端接收原始列选择信号；每个可导通支路分别与一个对应的延迟单元并联，且每个可导通支路上分别设置一对应的档位开关，响应于对应的档位开关截止，对应的可导通支路非导通，对应的延迟单元处于工作状态；响应于对应的档位开关导通，对应的可导通支路导通，对应的延迟单元处于非工作状态，其中档位开关的导通和截止由温度控制信号控制；或门逻辑单元的第一输入端与延迟链的第二端连接，其第二输入端接收原始列选择信号，基于原始列选择信号与延迟后的列选择信号生成调制后的列选择信号。

8、其中，在一种可能的实现方式中，列信号有效脉冲宽度调制子模块包括延迟链及多个可导通支路。延迟链包括多个串联在一起的延迟模块，延迟链的第一端接收原始列选择信号；其中，每个延迟模块包括延迟单元及或门逻辑单元；延迟单元的第一端接收列选择信号；延迟单元的第二端与或门逻辑单元的第一输入端连接，或门逻辑单元的第二输入端接收列选择信号，或门逻辑单元基于列选择信号与延迟后的列选择信号生成调制后的列选择信号；每个可导通支路分别与一个对应的延迟模块并联，且每个可导通支路上分别设置一对应的档位开关，响应于对应的档位开关截止，对应的可导通支路非导通，对应的延迟模块处于工作状态；响应于对应的档位开关导通，对应的可导通支路导通，对应的延迟模块处于非工作状态，其中档位开关的导通和截止由温度控制信号控制。

9、其中，调制后的列选择信号的上升沿和原始列选择信号的上升沿对齐，其下降沿较原始列选择信号的下降沿延迟或提前。

10、其中，列译码电路还包括地址译码模块，地址译码模块的输入端接收地址信号，地址译码模块的输出端与列信号调制模块的输入端连接，以译码输出多个原始列选择信号至列信号调制模块进行调制。

11、其中，每个列选通模块包括第一开关及第二开关，第一开关的控制端接收列选择信号，第一通路端连接对应的目标位线，第二通路端连接对应的目标输入输出线；第二开关的控制端接收列选择信号，第一通路端连接对应的互补位线，第二通路端连接对应的互补输入输出线。

12、为解决上述技术问题，本申请采用的一个技术方案是：提供一种随机存储器，该随机存储器包括上述任意一项的列译码电路及存储阵列，存储阵列包括多条字线、多对互补位线和多个存储单元，其中，每个存储单元分别连接一条字线和一对互补位线对。

13、其中，随机存储器进一步包括灵敏放大模块及多个第一初始化模块，灵敏放大模块包括多个灵敏放大模块，其中，每个灵敏放大模块分别连接一对对应的互补位线对，以对对应的互补位线对执行信号放大操作。每个第一初始化模块分别连接一对对应的互补位线对，以在预充电阶段将对应的互补位线对充电至初始化电位。

14、通过上述方式，本申请提供的列译码电路中的每个列选通模块分别连接一对互补位线对，以基于对应的列信号调制模块调整的列选择信号而决定当前互补位线对是否与连接的互补输入输出线对选通，其中，本申请在对互补输入输出线对选通，能够通过列信号调制模块获取随机存储器内部温度，再基于随机存储器的内部温度调整列选择信号的有效脉冲宽度，以降低温度对随机存储器的有效读写时间的影响，提高随机存储器的电路性能。

技术特征：

1.一种列译码电路，其特征在于，包括多个列选通模块及列信号调制模块，其中，每个所述列选通模块分别连接一对互补位线对，以基于所述列信号调制模块调整对应的列选择信号而决定当前互补位线对是否与连接的互补输入输出线对选通；所述列信号调制模块用于基于随机存储器的内部温度调整所述列选择信号的有效脉冲宽度。

2.根据权利要求1所述的列译码电路，其特征在于，所述列信号调制模块包括：

3.根据权利要求2所述的列译码电路，其特征在于，所述列信号有效脉冲宽度调制模块包括：

4.根据权利要求3所述的列译码电路，其特征在于，所述驱动模块包括：

5.根据权利要求3所述的列译码电路，其特征在于，所述列信号有效脉冲宽度调制子模块，用于执行：

6.根据权利要求3所述的列译码电路，其特征在于，所述列信号有效脉冲宽度调制子模块包括：

7.根据权利要求3所述的列译码电路，其特征在于，所述列信号有效脉冲宽度调制子模块包括：

8.根据权利要求1所述的列译码电路，其特征在于其中调制后的所述列选择信号的上升沿和原始列选择信号的上升沿对齐，其下降沿较所述原始列选择信号的下降沿延迟或提前。

9.根据权利要求1所述的列译码电路，其特征在于，所述列译码电路还包括：

10.根据权利要求1所述的列译码电路，其特征在于，每个所述列选通模块包括：

11.一种随机存储器，其特征在于，包括存储阵列及权利要求1-10任意一项所述的列译码电路，所述存储阵列包括多条字线、多对互补位线和多个存储单元，其中，每个存储单元分别连接一条字线和一对互补位线对。

12.根据权利要求11所述的随机存储器，其特征在于，进一步包括：

技术总结本申请公开了一种列译码电路及随机存储器，该列译码电路包括多个列选通模块及列信号调制模块，其中，每个列选通模块分别连接一对互补位线对，以基于列信号调制模块调整的对应的列选择信号而决定当前互补位线对是否与连接的互补输入输出线对选通；列信号调制模块用于基于随机存储器的内部温度调整列选择信号的有效脉冲宽度。通过上述方式，能够降低温度对随机存储器的有效读写时间的影响。技术研发人员：杜宇受保护的技术使用者：上海格易电子有限公司技术研发日：技术公布日：2024/5/9