存储单元、存储阵列、操作方法及相关设备

本申请涉及半导体器件，尤其涉及一种存储单元、存储阵列、操作方法及相关设备。

背景技术：

1、存储芯片，也叫半导体存储器，是电子数字设备中用来存储的主要部件，在整个集成电路市场中有着非常重要的地位。存储器能够存储程序代码来处理各类数据，也能够在存储数据处理过程中存储产生的中间数据和最终结果，是当前应用范围最广的基础性通用集成电路产品。

2、其中，基于氧化物半导体的动态随机存储器得益于氧化物半导体晶体管的超低关态电流，能够有效降低存储电荷泄漏电流，实现超长数据存储时间，发展前景巨大。常见的无电容动态随机存储单元采用2t0c结构，由一个写晶体管和一个读晶体管组成。

3、然而，相关技术中的2t0c结构需要分别引出两组字线与位线，即写字线、写位线、读字线以及读位线，这使得单元互联复杂，硬件开销大，阵列集成时面临着布局布线方面的挑战，从而限制了存储密度的提升。

技术实现思路

1、有鉴于此，本申请提出一种存储单元、存储阵列、操作方法及相关设备，以解决或部分解决上述问题。

2、基于上述目的，本申请提供了一种存储单元，包括：写晶体管、读晶体管、写字线、写位线及读位线；

3、其中，所述写晶体管的栅极与所述写字线及所述读晶体管的源极连接，所述写晶体管的漏极与所述写位线连接，所述写晶体管的源极与所述读晶体管的栅极连接，所述读晶体管的漏极与所述读位线连接。

4、基于同一构思，本申请还提供了一种应用于如上所述的存储单元的操作方法，包括：

5、响应于对存储单元的读取操作，将写字线的电平及写位线的电平设置为低于读位线的电平；

6、对所述读位线的电流进行确定；

7、响应于所述读位线的电流大于预设电流，确定读取结果为数据1；

8、响应于所述读位线的电流小于所述预设电流，确定读取结果为数据0。

9、在一些示例性实施例中，所述方法还包括：

10、响应于对所述存储单元进行数据1的写入操作，将所述写字线的电平及所述写位线的电平设置为高于所述读位线的电平。

11、在一些示例性实施例中，所述方法还包括：

12、响应于对所述存储单元进行数据0的写入操作，将所述写字线的电平设置为高于所述写位线的电平及所述读位线的电平。

13、基于同一构思，本申请还提供了一种应用如上所述的存储单元的存储阵列，包括：阵列排布的多个存储单元；

14、其中，同一行的多个存储单元连接同一写位线及读位线，同一列的多个存储单元连接同一写字线。

15、基于同一构思，本申请还提供了一种应用于如上所述的存储阵列的操作方法，其特征在于，包括：

16、响应于对存储阵列中任一选中行的全部存储单元的读取操作，将所述选中行的全部存储单元连接的同一读位线的电平设置为高于所述存储阵列中其他写位线、读位线及写字线的电平；

17、分别对所述选中行的每个存储单元连接的写字线的电流进行确定；

18、响应于任一所述写字线的电流大于预设电流，确定对应的存储单元的读取结果为数据1；

19、响应于任一所述写字线的电流小于所述预设电流，确定对应的存储单元的读取结果为数据0。

20、在一些示例性实施例中，所述方法还包括：

21、响应于对存储阵列中任一选中列的全部存储单元的读取操作，将所述选中列的全部存储单元连接的同一写字线的电平设置为低于所述存储阵列中其他写位线、读位线及写字线的电平；

22、分别对所述选中列的每个存储单元连接的读位线的电流进行确定；

23、响应于任一所述读位线的电流大于所述预设电流，确定对应的存储单元的读取结果为数据1；

24、响应于任一所述读位线的电流小于所述预设电流，确定对应的存储单元的读取结果为数据0。

25、在一些示例性实施例中，所述方法还包括：

26、响应于对存储阵列中任一选中列的全部存储单元的写入操作，将所述选中列的全部存储单元连接的同一写字线的电平设置为高于所述存储阵列中其他写字线及读位线的电平；

27、响应于对所述选中列的任一存储单元进行数据1的写入操作，将对应的写位线的电平设置为与所述选中列的全部存储单元连接的同一写字线的电平相同；

28、响应于对所述选中列的任一存储单元进行数据0的写入操作，将对应的写位线的电平设置为与所述存储阵列中其他写字线及读位线的电平相同。

29、基于同一构思，本申请还提供了一种电子设备，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如上任一项所述的方法。

30、基于同一构思，本申请还提供了一种非暂态计算机可读存储介质，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使计算机实现如上任一项所述的方法。

31、从上面所述可以看出，本申请提供的一种存储单元、存储阵列、操作方法及相关设备，包括：写晶体管、读晶体管、写字线、写位线及读位线；其中，写晶体管的栅极与写字线及读晶体管的源极连接，写晶体管的漏极与写位线连接，写晶体管的源极与读晶体管的栅极连接，读晶体管的漏极与读位线连接。本申请通过将读晶体管的源极与写晶体管的栅极相连，并同时与写字线相连的方式，省略了传统存储单元中的读字线，降低了存储单元需要连接的信号线数量，从根本上减少了存储阵列的信号线数量、降低存储阵列互连的复杂度，使得对应的存储阵列在相同特征尺寸下，存储阵列的面积开销和互连复杂度明显低于相关技术中的2t0c存储阵列，整体提升了存储密度，并简化了存储阵列的基本结构。

技术特征：

1.一种存储单元，其特征在于，包括：写晶体管、读晶体管、写字线、写位线及读位线；

2.一种应用于如权利要求1所述的存储单元的操作方法，其特征在于，包括：

3.根据权利要求2所述的方法，其特征在于，所述方法还包括：

4.根据权利要求2所述的方法，其特征在于，所述方法还包括：

5.一种应用如权利要求1所述的存储单元的存储阵列，其特征在于，包括：阵列排布的多个存储单元；

6.一种应用于如权利要求5所述的存储阵列的操作方法，其特征在于，包括：

7.根据权利要求6所述的方法，其特征在于，所述方法还包括：

8.根据权利要求6所述的方法，其特征在于，所述方法还包括：

9.一种电子设备，其特征在于，包括存储器、处理器及存储在存储器上并可在处理器上运行的计算机程序，所述处理器执行所述程序时实现如权利要求2至4或6至8任一项所述的方法。

10.一种非暂态计算机可读存储介质，其特征在于，所述非暂态计算机可读存储介质存储计算机指令，所述计算机指令用于使计算机实现权利要求2至4或6至8任一项所述的方法。

技术总结本申请提供的一种存储单元、存储阵列、操作方法及相关设备，包括：写晶体管、读晶体管、写字线、写位线及读位线；其中，写晶体管的栅极与写字线及读晶体管的源极连接，写晶体管的漏极与写位线连接，写晶体管的源极与读晶体管的栅极连接，读晶体管的漏极与读位线连接。技术研发人员：鲍霖,冀映彤,张海粟,王宗巍,蔡一茂,王翠梅,黄善国受保护的技术使用者：北京邮电大学技术研发日：技术公布日：2024/5/9