页缓冲器电路和包括其的存储装置的制作方法

本发明构思涉及存储装置，并且更具体地，涉及页缓冲器电路和包括其的存储装置。

背景技术：

1、随着信息通信装置最近已变得多功能，需要存储装置具有更大的容量和更高的完整性。存储装置可以包括用于将数据存储在存储单元中或者从存储单元输出数据的页缓冲器电路。例如，页缓冲器电路可以包括定位为对应于多条位线的多个页缓冲器，并且每个页缓冲器可以包括诸如晶体管的半导体器件。

2、在存储装置的程序验证操作中，可以向字线施加不同电平的验证电压，以验证存储单元的多种编程状态。存在的问题是，改变施加到字线的验证电压的电平所需的时间占据了程序操作所需的总时间中的一大部分。

技术实现思路

1、本发明构思涉及其中在保持验证电压电平的同时验证多个编程状态的页缓冲器电路。根据本发明构思的一方面，提供了一种存储装置，所述存储装置包括：存储单元阵列，所述存储单元阵列包括分别连接到多条字线的多个存储单元；页缓冲器电路，所述页缓冲器电路通过包括第一位线和第二位线的多条位线连接到所述存储单元阵列，并且包括各自与所述多条位线中的对应的位线连接的多个页缓冲器，所述多个页缓冲器中的每一者包括对应的感测节点，所述多个页缓冲器包括经由所述第一位线连接到所述多个存储单元中的第一存储单元的第一页缓冲器和经由所述第二位线连接到所述多个存储单元中的第二存储单元的第二页缓冲器，所述页缓冲器电路被配置为：在验证所述第一存储单元的第一编程状态期间，在第一预充电时段中，将连接到所述第一存储单元的所述第一页缓冲器的第一感测节点预充电至第一电平，以及在验证所述第二存储单元的第二编程状态期间，在第二预充电时段中，将连接到所述第二存储单元的所述第二页缓冲器的第二感测节点预充电至第二电平，其中，所述第二电平不同于所述第一电平；以及行译码器，所述行译码器被配置为在所述第一预充电时段和所述第二预充电时段期间将验证电压施加到共同连接到所述第一存储单元和所述第二存储单元的字线，其中，在所述第一预充电时段期间施加到所述字线的所述验证电压的电平与在所述第二预充电时段期间施加到所述字线的所述验证电压的电平是相同的。

2、根据本发明构思的另一方面，提供了一种存储装置，所述存储装置包括：存储单元阵列，所述存储单元阵列包括多个存储单元；页缓冲器电路，所述页缓冲器电路通过多条位线连接到所述存储单元阵列并且包括多个页缓冲器，所述多个页缓冲器各自连接到所述多条位线中的对应的位线，所述多个页缓冲器中的每一者包括升压节点、感测节点和预充电电路，所述预充电电路被配置为在验证第一编程状态期间和验证第二编程状态期间将所述感测节点预充电至第一电平；以及升压电压控制器，所述升压电压控制器被配置为：在验证所述第二编程状态期间，向用于验证所述第二编程状态所选择的存储单元的页缓冲器的升压节点施加升压电压，以使所述页缓冲器的感测节点的电压电平从所述第一电平增加至高于所述第一电平的第二电平，并且在验证所述第一编程状态期间，不向所述页缓冲器的升压节点施加任何升压电压。

3、根据本发明构思的另一方面，提供了一种页缓冲器电路，所述页缓冲器电路包括分别与多条位线对应的多个页缓冲器，其中，所述多个页缓冲器中的每一者包括：感测节点，所述感测节点形成在第一布线层中，选择性地连接到预充电电路以在验证操作期间被预充电至第一电平，选择性地连接到对应的位线以在演变时段中演变，并且选择性地连接到感测锁存器，所述感测锁存器在感测时段中提供所述感测节点的电压电平以与参考电压电平进行比较；以及升压节点，所述升压节点形成在所述第一布线层中，被配置为当在所述验证操作期间施加升压电压时使所述感测节点的电压电平升压，其中，与所述感测节点对应的布线和与所述升压节点对应的布线彼此相邻地位于所述第一布线层中并且电容地耦合在一起。

技术特征：

1.一种存储装置，所述存储装置包括：

2.根据权利要求1所述的存储装置，

3.根据权利要求1所述的存储装置，

4.根据权利要求1所述的存储装置，

5.根据权利要求1所述的存储装置，

6.根据权利要求1所述的存储装置，其中，

7.根据权利要求3所述的存储装置，

8.根据权利要求7所述的存储装置，其中，在所述存储装置的所述至少两个布线层中的每一者中，与所述升压节点对应的布线和与所述第二感测节点对应的布线彼此相邻地定位，从而彼此电容耦合。

9.根据权利要求3所述的存储装置，

10.根据权利要求9所述的存储装置，

11.一种存储装置，所述存储装置包括：

12.根据权利要求11所述的存储装置，其中，所述第一编程状态对应于将存储单元编程为第一阈值电压，并且所述第二编程状态对应于将存储单元编程为低于所述第一阈值电压的第二阈值电压。

13.根据权利要求11所述的存储装置，

14.根据权利要求13所述的存储装置，所述存储装置还包括行译码器，所述行译码器被配置为将验证电压施加到共同连接到正经历验证的存储单元的选定字线，

15.根据权利要求11所述的存储装置，

16.根据权利要求11所述的存储装置，

17.一种页缓冲器电路，所述页缓冲器电路包括分别与多条位线对应的多个页缓冲器，

18.根据权利要求17所述的页缓冲器电路，其中，向分别包括在所述多个页缓冲器中的晶体管提供电力的布线与在所述第一布线层中与所述感测节点对应的布线相邻地定位并且电屏蔽了在所述第一布线层中与所述感测节点对应的布线。

19.根据权利要求17所述的页缓冲器电路，

20.根据权利要求19所述的页缓冲器电路，其中，

技术总结提供了页缓冲器电路和包括其的存储装置。所述存储装置包括存储单元阵列和页缓冲器电路，所述页缓冲器电路经由多条位线选择性地连接到存储单元的多个页缓冲器，所述多个页缓冲器中的每一者包括感测节点。在验证所述存储单元的编程状态期间，所述感测节点可以被预充电至不同的电平。例如，在验证第一编程状态期间，在第一预充电时段中，所述多个页缓冲器当中的与目标是编程为第一编程状态的第一存储单元连接的第一页缓冲器的第一感测节点被预充电至第一电平。在验证第二编程状态期间，与目标是编程为第二编程状态的第二存储单元连接的第二页缓冲器的第二感测节点被预充电至第二电平，其中，所述第二电平不同于所述第一电平。技术研发人员：曹溶成,金寅洙,边大锡受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/5/9