三维存储器装置中的页缓冲器电路的制作方法

本公开内容总体上涉及半导体，并且更具体而言，涉及三维(3d)存储器中的页缓冲器电路。

背景技术：

1、随着存储器装置缩小到更小的管芯尺寸以降低制造成本并增加存储密度，由于工艺技术的局限性和可靠性问题，平面存储器单元的缩小面临挑战。三维(3d)存储器架构可以解决平面存储器单元中的密度和性能限制。在3d nand存储器中，一个芯片可以包括可独立地执行nand操作(例如，读取、写入和擦除)的多个管芯。每个管芯可以包括多个存储器平面，且每个存储器平面可以包括多个块，每个块包括垂直堆叠的多个存储器单元以增加每单位面积的存储容量，其中可以从共享字线寻址存储器单元。可以为每条位线布置页缓冲器电路以执行感测操作和数据传送操作。

技术实现思路

1、本公开内容中描述了三维(3d)存储器装置的实施例。

2、本公开内容的一个方面提供了一种存储器装置的页缓冲器电路，包括：第一位线段感测分支(bit line segment sensing branch)，连接到第一位线段且包括低电压锁存器；以及第二位线段感测分支，连接到第二位线段且包括感测锁存器；其中，所述第一位线段感测分支和所述第二位线段感测分支并联连接到所述页缓冲器电路的感测节点。

3、在一些实施例中，第一位线段感测分支和第二位线段感测分支中的每一个包括位线预充电路径。

4、在一些实施例中，第一位线段与第二位线段沿着位线方向对准。

5、在一些实施例中，第一位线段和第二位线段分开与相同的存储器单元串连接。

6、在一些实施例中，存储器装置是三维nand存储器装置，且存储器单元串是垂直存储器单元堆叠串。

7、在一些实施例中，第一位线段感测分支和第二位线段感测分支共同连接到高速缓存锁存器。

8、在一些实施例中，页缓冲器电路还包括：第三位线段感测分支，连接到第三位线段且包括感测锁存器；其中，所述第一位线段感测分支、第二位线段感测分支和第三位线段感测分支并联连接到所述页缓冲器电路的感测节点。

9、在一些实施例中，第一位线段、第二位线段和第三位线段沿着位线方向彼此对准。

10、在一些实施例中，第一位线段、第二位线段和第三位线段分开与相同的存储器单元串连接。

11、在一些实施例中，第一位线段感测分支、第二位线段感测分支和第三位线段感测分支共同连接到高速缓存锁存器。

12、本公开内容的另一方面提供了一种存储器装置，包括：多条位线，沿着位线方向平行延伸，每条位线包括至少两条位线段；以及多个页缓冲器，每个页缓冲器对应于所述多条位线中的一条；其中，每条位线的至少两条位线段共同连接到相同的对应页缓冲器。

13、在一些实施例中，每个页缓冲器包括：第一位线段感测分支，连接到第一位线段且包括低电压锁存器；以及第二位线段感测分支，连接到第二位线段且包括感测锁存器；其中，所述第一位线段感测分支和所述第二位线段感测分支并联连接到所述页缓冲器电路的感测节点。

14、本公开内容的另一方面提供了一种由存储器装置执行读取操作的方法，包括：通过页缓冲器电路中的至少两个位线段感测分支对沿着位线方向彼此对准的至少两条位线段同时执行预充电操作、建立操作(develop operation)和感测操作；其中，至少两条位线段分别连接到相同的页缓冲器电路中的至少两个位线段感测分支。

15、本公开内容的另一方面提供了一种存储器系统，包括：存储器装置，包括：多条位线，沿着位线方向平行延伸，每条位线包括至少两条位线段，以及多个页缓冲器，每个页缓冲器对应于多条位线中的一条；其中，每条位线的至少两条位线段共同连接到相同的对应页缓冲器；以及存储器控制器，被配置为通过一个页缓冲器电路中的至少两个位线段感测分支对一条对应位线的至少两条位线段同时执行预充电操作、建立操作和感测操作。

16、根据本公开内容的说明书、权利要求书和附图，本领域技术人员可以理解本公开内容的其他方面。

技术特征：

1.一种存储器装置的页缓冲器电路，包括：

2.根据权利要求1所述的页缓冲器电路，其中，所述第二感测分支通过开关连接到所述感测节点。

3.根据权利要求1所述的页缓冲器电路，其中，所述第一预充电路径与所述第二预充电路径的电路结构相同。

4.根据权利要求1所述的页缓冲器电路，其中，所述第一感测分支还包括第一位线电压供应和选择电路；所述第二感测分支还包括第二位线电压供应和选择电路。

5.根据权利要求4所述的页缓冲器电路，其中，所述第一位线电压供应和选择电路与所述第二位线电压供应和选择电路连接到所述感测节点。

6.根据权利要求1所述的页缓冲器电路，其中，所述页缓冲器电路还包括高速缓存锁存器，所述高速缓存锁存器连接到所述感测节点。

7.根据权利要求1所述的页缓冲器电路，还包括：

8.根据权利要求2所述的页缓冲器电路，其中，所述第二预充电路径通过所述开关连接到所述感测节点。

9.根据权利要求2所述的页缓冲器电路，其中，所述感测锁存器通过所述开关连接到所述感测节点。

10.一种存储器装置，包括：

11.根据权利要求10所述的存储器装置，其中，所述第二感测分支通过开关连接到所述感测节点。

12.根据权利要求10所述的存储器装置，其中，所述第一预充电路径与所述第二预充电路径的电路结构相同。

13.根据权利要求10所述的存储器装置，其中，

14.根据权利要求13所述的存储器装置，其中，所述第一位线电压供应和选择电路与所述第二位线电压供应和选择电路连接到所述感测节点。

15.根据权利要求10所述的存储器装置，其中，所述页缓冲器电路还包括高速缓存锁存器，所述高速缓存锁存器连接到所述感测节点。

16.根据权利要求11所述的存储器装置，其中，所述第二预充电路径通过所述开关连接到所述感测节点。

17.根据权利要求11所述的存储器装置，其中，所述感测锁存器通过所述开关连接到所述感测节点。

18.一种由存储器装置执行读取操作的方法，包括：

19.根据权利要求18所述的方法，其中，

20.根据权利要求19所述的方法，其中，

21.根据权利要求20所述的方法，其中，

22.一种存储器系统，包括：

技术总结本公开内容提供了三维存储器装置中的页缓冲器电路。在一些实施例中，缓冲器电路包括：第一位线段感测分支，连接到第一位线段且包括低电压锁存器；以及第二位线段感测分支，连接到第二位线段且包括感测锁存器。第一位线段感测分支和第二位线段感测分支并联连接到页缓冲器电路的感测节点。技术研发人员：陈腾,王砚,栗山正男受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/1/16