包括灵活列修复电路的存储器件的制作方法

本发明构思涉及半导体存储器件，并且更具体地，涉及支持灵活的列修复并且支持减小存储故障地址的熔丝阵列的尺寸的存储器件。

背景技术：

1、半导体芯片通过半导体制造工艺来制造，然后通过以下级别的测试设备进行测试：晶片、管芯或封装芯片。通过测试来选择故障部件或故障芯片，并且当某些存储单元发生故障时，对故障单元执行修复操作，以挽救半导体芯片。在半导体芯片(例如，动态随机存取存储器(dram))中，随着精细加工的不断进行，制造过程中发生错误的可能性会增加。此外，即使在初始测试阶段中未检测到故障单元，在芯片的操作期间也可能发生错误。

2、为了稳定且快速地实时处理大容量数据，对大容量dram的需求越来越大。然而，dram的性能质量可能随着时间而改变。存储系统可能期望与dram相关的可靠性、可用性和可服务性(ras)功能。因此，任何dram都可以被配置为对存储单元阵列(mca)执行测试和修复操作，提供用于检测mca中的故障单元的测试模式，以及将mca中的故障存储单元修复为冗余存储单元。

3、此外，在测试中检测到的故障地址可以存储在dram中的非易失性存储器(例如，熔丝阵列)中，并且可以对该故障地址进行修复操作。当使用多个熔丝来存储故障地址时，根据故障地址的数量，可能需要成比例的大量熔丝，并且用于存储故障地址的熔丝阵列空间可能不足。因此，当熔丝阵列的一部分可以在修复操作中被共享和重用时，可以使用有限的熔丝阵列资源来满足ras期望。此外，可以最小化熔丝阵列的尺寸。

技术实现思路

1、本发明构思提供了一种具有灵活的列修复电路的存储器件，其中熔丝阵列的一部分被共享和重用以减小熔丝阵列的尺寸。

2、根据本发明构思的一个方面，提供了一种用于存取与突发长度(bl)相对应的数据的存储器件，其包括存储单元阵列。该存储器件包括设置在多个行和多个列的交叉处的多个存储单元。存储单元阵列将多个行划分为段，并且将多个列划分为节。该节包括与每个段中的具有bl的突发数据相对应的正常节、以及被配置为用冗余列修复正常节的故障列的备用节。提供了一种修复电路，其首先用其中产生第一故障列的第一正常节中的合格列的第一目的地地址，修复在每个段中产生的第一故障列的第一源地址，其次用备用节的对应于第一目的地地址的第一冗余列修复第一目的地地址。在一些实施例中，修复电路执行以下修复操作：存储与第一源地址和第一目的地地址相关的第一源-目的地(sd)标志信号，基于第一源地址和施加到存储器件的列地址来产生第二sd标志信号，确定第一sd标志信号和第二sd标志信号是否彼此匹配，以及用第一冗余列替换第一故障列。

3、根据本发明构思的另一方面，提供了一种用于存取与突发长度(bl)相对应的数据的存储器件，其包括存储单元阵列，该存储单元阵列具有设置在多个行和多个列的交叉点处的多个存储单元。存储单元阵列将多个行划分为段，并且将多个列划分为节。该节包括与每个段中的具有bl的突发数据相对应的正常节、以及用冗余列修复正常节的故障列的备用节。提供了一种修复电路，其首先用其中产生第一故障列的第一正常节中的合格列的第一目的地地址修复在每个段中产生的第一故障列的第一源地址，其次用备用节的对应于第一目的地地址的第一冗余列修复第一目的地地址。有利地，修复电路执行以下修复操作：存储与第一源地址和第一目的地地址相关的第一源-目的地(sd)标志信号，基于施加到存储器件的列地址、第一源地址、以及与第一源地址相关的标志信号来产生第二sd标志信号，确定第一sd标志信号和第二sd标志信号是否彼此匹配，以及用第一冗余列替换第一故障列。

4、根据本发明构思的另一方面，提供了一种用于存取与突发长度(bl)相对应的数据的存储器件。该存储器件包括存储单元阵列，该存储单元阵列具有设置在多个行和多个列的交叉处的多个存储单元。存储单元阵列将多个行划分为段，并且将多个列划分为节。该节包括与每个段中的具有bl的突发数据相对应的正常节、以及被配置为用冗余列修复正常节的故障列的备用节。提供了一种修复电路，该修复电路用于：(i)存储第一源-目的地(sd)标志信号，该第一sd标志信号指示在每个段中产生的第一故障列的第一源地址与其中产生第一故障列的第一正常节中的合格列的第一目的地地址之间的映射关系，以及(ii)存储第二sd标志信号，该第二sd标志信号指示在第一正常节中产生的第二故障列的第二源地址被映射到第一目的地地址。该修复电路首先用第一目的地地址修复第一源地址和第二源地址，然后进一步用备用节的对应于第一目的地地址的第一冗余列和第二冗余列分别修复第一目的地地址。

5、根据本发明构思的另一方面，提供了一种操作存储器件的方法，该方法包括：通过执行源-目的地修复(sd)操作来修复存储单元阵列中的存储单元的列，该存储单元阵列具有被分组为多个段的多个行、以及被分组为备用节和多个正常节的多个列，该备用列跨存储单元阵列内的存储单元的至少一个冗余列。该sd操作包括：(i)用正常节中的第一正常节内的在第一目的地地址处的合格列，替换正常节中的第一正常节内的在第一源地址处的存储单元的第一故障列；然后(ii)进一步用备用节内的第一冗余列修复在第一目的地地址处的合格列。

技术特征：

1.一种存储器件，包括：

2.根据权利要求1所述的存储器件，其中，所述第一故障列的所述第一源地址和所述合格列的所述第一目的地地址都在同一节内。

3.根据权利要求1所述的存储器件，其中，所述修复电路被配置为：存储与所述第一源地址和所述第一目的地地址相关的第一源-目的地sd标志信号，基于所述第一源地址和施加到所述存储器件的列地址来产生第二sd标志信号，确定所述第一sd标志信号和所述第二sd标志信号是否彼此匹配，以及用所述第一冗余列替换所述第一故障列。

4.根据权利要求3所述的存储器件，其中，所述修复电路包括：

5.根据权利要求4所述的存储器件，其中，所述修复地址存储电路还被配置为存储第三sd标志信号，所述第三sd标志信号指示在所述第一正常节中产生的第二故障列的第二源地址被映射到所述第一目的地地址。

6.根据权利要求4所述的存储器件，其中，所述修复地址存储电路包括反熔丝阵列，所述反熔丝阵列存储所述第一sd标志信号、所述第一目的地地址、以及指示哪个段对应于所述第一sd标志信号和所述第一目的地地址的段标志信号。

7.根据权利要求4所述的存储器件，其中，所述源-目的地标志产生电路包括存储所述第一源地址的反熔丝阵列。

8.一种操作存储器件的方法，包括：

9.根据权利要求8所述的方法，还包括：

10.根据权利要求9所述的方法，其中，在不使用源-目的地修复操作的情况下执行对在所述正常节中的第二正常节内的存储单元的故障列的所述替换。

11.一种用于存取与突发长度bl相对应的数据的存储器件，所述存储器件包括：

12.根据权利要求11所述的存储器件，其中，所述修复电路包括：

13.根据权利要求12所述的存储器件，其中，所述修复地址存储电路还存储第三sd标志信号，所述第三sd标志信号指示在所述第一正常节中产生的第二故障列的第二源地址被映射到所述第一目的地地址。

14.根据权利要求12所述的存储器件，其中，所述修复地址存储电路包括反熔丝阵列，所述反熔丝阵列存储所述第一sd标志信号、所述第一目的地地址、以及指示哪个段对应于所述第一sd标志信号和所述第一目的地地址的段标志信号。

15.根据权利要求12所述的存储器件，其中，所述源-目的地标志产生电路包括存储所述第一源地址的反熔丝阵列。

16.根据权利要求12所述的存储器件，其中，所述修复电路还包括：

17.根据权利要求16所述的存储器件，还包括：列解码器，被配置为通过解码所述第一目的地地址来存取所述备用节的所述第一冗余列。

18.根据权利要求17所述的存储器件，其中，所述源-目的地修复电路在所述匹配信号被去激活时将所述列地址输出到所述列解码器，并且所述列解码器解码所述列地址。

19.根据权利要求11所述的存储器件，其中，所述正常节还包括存储纠错码ecc的节，所述ecc针对具有所述bl的突发数据集。

20.根据权利要求11所述的存储器件，其中，在所述存储器件的模式寄存器集中，所述bl被设置为16或32。

技术总结一种存储器件，包括具有多个存储单元的存储单元阵列，该多个存储单元跨被分组为段的多个行和被分组为节的多个列。节包括正常节和备用节，备用节跨存储单元阵列中的存储单元的至少一个冗余列。提供了一种修复电路，该修复电路被配置为：(i)用正常节之一中的合格列的第一目的地地址修复跨多个段的第一故障列的第一源地址，然后(ii)进一步用备用节内的对应于第一目的地地址的第一冗余列修复该合格列的第一目的地地址。技术研发人员：金衡辰,赵勝晛受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/1/16