包括具有宽度减小的折叠指状结构的双侧阱抽头单元的静态随机存取存储器（SRAM）阵列电路的制作方法

本公开的领域总体上涉及集成电路(ic)，并且更具体地涉及ic中的存储器器件阵列。

背景技术：

1、消费类电子产品要求以低成本获取高水平的性能。大部分性能由集成电路(ic)提供。降低ic成本的一种方法是在不降低其性能的情况下减小ic的面积。在很多ic中，很大比例的面积被存储器电路占据。因此，存储器电路的尺寸的减小可以对ic的尺寸和成本的减小做出重大贡献。静态随机存取存储器(sram)电路由于其存取时间快和寿命长而成为常用的存储器电路。sram电路包括形成在半导体衬底中的若干晶体管。晶体管以高效图案设置在存储器位单元中，并且存储器位单元以二维(2d)阵列设置在半导体衬底上。sram阵列的每行包括半导体衬底的n型区域和p型区域。sram电路的正确操作要求这些区域处于特定电压电平(例如，电源电压vdd和接地电压vss)，因此n型区域和p型区域电耦合到在阵列外围处的对应电压。因此，靠近阵列外围的存储器位单元具有到vdd/vss的低电阻连接，但是vdd/vss路径电阻随着距阵列外围的距离而增加。

2、当存在从存储器位单元到最近的vdd/vss连接的通过半导体衬底的高电阻路径时，诸如电压供应尖峰或单个事件扰乱(例如，高能粒子)等电压异常可能导致n型区域或p型区域中的电压变得高于vdd或低于vss。这种电压异常可能触发半导体衬底结构中的寄生晶体管导电，从而导致称为闩锁的情况。在闩锁期间，vdd与vss之间产生低电阻路径，并且在sram电路中不循环电力的情况下sram电路将不会恢复正常。闩锁情况产生的电流可能会破坏sram电路。闩锁可以通过保持从vdd或vss到sram电路的路径电阻低于阈值电阻来避免。因此，对于处于距阵列外围很长距离的sram电路，需要一种解决方案，其中通过衬底到vdd/vss的路径电阻很高。为了防止距离阵列外围(例如，在sram阵列的中间)较远的sram电路易受闩锁的影响，在每行中插入阱抽头单元，使得到vdd/vss源极的距离减小。阱抽头单元经由低电阻路径向sram阵列中间的sram单元中的半导体衬底提供vdd/vss。由于添加到sram阵列的每行的阱抽头单元的宽度，阱抽头的数目被最小化。

技术实现思路

1、本文中公开的各方面包括静态随机存取存储器(sram)阵列电路，该sram阵列电路包括具有宽度减小的折叠指状结构的双侧阱抽头单元。插入sram阵列电路的每行中的阱抽头单元向衬底提供电源和接地连接，以减少sram位单元电路中的闩锁。阱抽头单元设置在sram位单元电路的列之间的列中。sram阵列电路包括p型衬底，该p型衬底具有设置在每行中的水平n阱。在现有sram阵列中，阱抽头单元的列包括垂直n阱和位于垂直n阱与水平n阱相交处的n型阱抽头。垂直n阱电耦合相应行中的水平n阱，但垂直划分p型衬底，以将阱抽头单元的第一侧上的p型衬底与阱抽头单元的第二侧上的p型衬底去耦。因此，阱抽头单元包括在垂直n阱的每一侧上的p型阱抽头，以向p型衬底的第一侧和第二侧提供接地连接。

2、在一个示例性方面，sram阵列电路的第一行中的阱抽头单元的水平n阱通过p型衬底区域与第二行中的阱抽头单元的水平n阱分离。在不存在垂直n阱的情况下，阱抽头单元包括设置在第一行中的水平n阱与第二行中的水平n阱之间的p型衬底区域中的双侧p型阱抽头。双侧p型阱抽头并行地向阱抽头单元的列的两侧上的p型衬底提供接地电压，而不是sram阵列电路的每侧具有单独的p型阱抽头。在没有垂直n阱的情况下，阱抽头单元的宽度减小，这对应于sram阵列电路的宽度的减小。双侧p型阱抽头可以包括多个折叠指状物，以并行地向p型衬底提供接地电压。阱抽头单元的列还可以包括用于sram阵列电路的每行的包括p型阱抽头的p型注入区域和用于sram阵列电路的每列的包括n型阱抽头的n型注入区域。包括具有双侧p型阱抽头的示例性阱抽头单元的sram阵列电路具有减小的宽度，这在不改变性能的情况下降低了成本。

3、在一个示例性方面，公开了一种sram阵列电路。sram阵列电路包括衬底；设置在衬底上的sram位单元电路的多个行，多个行中的每行在第一轴线方向上延伸；以及sram位单元电路的多个列，多个列在与第一轴线方向正交的第二轴线方向上延伸。sram阵列电路还包括设置在多个列中的第一列与多个列中的第二列之间的阱抽头单元的列，阱抽头单元的列包括设置在多个行中的每行中的阱抽头单元。衬底包括p型衬底，并且每行中的阱抽头单元包括在p型衬底中的n阱，n阱在第一轴线方向上延伸。多个行中的第一行中的阱抽头单元的n阱通过p型衬底与多个行中的第二行中的阱抽头单元的n阱分离。p型阱抽头设置在第一行中的阱抽头单元的n阱与第二行中的阱抽头单元的n阱之间的p型衬底中，并且向阱抽头单元的列的第一侧上的sram位单元电路和阱抽头单元的列的第二侧上的sram位单元电路提供接地电压。

4、在另一示例性方面，公开了一种包括sram阵列电路的ic。sram阵列电路包括衬底；设置在衬底上的sram位单元电路的多个行，多个行中的每行在第一轴线方向上延伸；以及sram位单元电路的多个列，多个列在与第一轴线方向正交的第二轴线方向上延伸。sram阵列电路包括设置在多个列中的第一列与多个列中的第二列之间的阱抽头单元的列，阱抽头单元的列包括设置在多个行中的每行中的阱抽头单元。衬底包括p型衬底，并且每行中的阱抽头单元包括在p型衬底中的n阱，n阱在第一轴线方向上延伸。多个行中的第一行中的阱抽头单元的n阱通过p型衬底与多个行中的第二行中的阱抽头单元的n阱分离，并且p型阱抽头设置在第一行中的阱抽头单元的n阱与第二行中的阱抽头单元的n阱之间的p型衬底中，并且向阱抽头单元的列的第一侧上的sram位单元电路和阱抽头单元的列的第二侧上的sram位单元电路提供接地电压。

技术特征：

1.一种静态随机存取存储器(sram)阵列电路，包括：

2.根据权利要求1所述的sram阵列电路，所述第一行中的所述阱抽头单元还包括n型阱抽头，所述n型阱抽头设置在所述第一行中的所述阱抽头单元的所述n阱中，向所述阱抽头单元的列的所述第一侧上的所述sram位单元电路和所述阱抽头单元的列的所述第二侧上的所述sram位单元电路提供电源电压。

3.根据权利要求2所述的sram阵列电路，其中每个阱抽头单元还包括：

4.根据权利要求2所述的sram阵列电路，其中所述p型阱抽头包括：

5.根据权利要求4所述的sram阵列电路，其中所述多个p结中的每个p结中的所述第一源极/漏极区域、所述第二源极/漏极区域和所述栅极区域包括在所述p型衬底上的鳍的区域。

6.根据权利要求4所述的sram阵列电路，其中所述p型阱抽头还包括：

7.根据权利要求6所述的sram阵列电路，其中所述p型阱抽头还包括：

8.根据权利要求4所述的sram阵列电路，其中所述p型阱抽头包括八(8)个p结。

9.根据权利要求4所述的sram阵列电路，其中所述p型阱抽头包括十六(16)个p结。

10.根据权利要求4所述的sram阵列电路，其中所述第一行中的所述阱抽头单元的所述n型阱抽头包括：

11.根据权利要求10所述的sram阵列电路，其中所述n型阱抽头包括八(8)个n结。

12.根据权利要求3所述的sram阵列电路，每个阱抽头单元还包括：

13.根据权利要求12所述的sram阵列电路，每个阱抽头单元还包括：

14.根据权利要求12所述的sram阵列电路，还包括栅极，所述栅极在所述第二轴线方向上在所述鳍上方延伸，并且在所述第一轴线方向上以栅极节距间隔开；

15.根据权利要求1所述的sram阵列电路，被集成到射频(rf)前端模块中。

16.根据权利要求1所述的sram阵列电路，被集成到选自包括以下各项的组的设备中：机顶盒；娱乐单元；导航设备；通信设备；固定位置数据单元；移动位置数据单元；全球定位系统(gps)设备；移动电话；蜂窝电话；智能电话；会话发起协议(sip)电话；平板电脑；平板手机；服务器；计算机；便携式计算机；移动计算设备；可穿戴计算设备；台式计算机；个人数字助理(pda)；监视器；计算机监视器；电视机；调谐器；无线电；卫星无线电；音乐播放器；数字音乐播放器；便携式音乐播放器；数字视频播放器；视频播放器；数字视频光盘(dvd)播放器；便携式数字视频播放器；机动车；车辆组件；航空电子系统；无人机；以及多旋翼直升机。

17.一种包括静态随机存取存储器(sram)阵列电路的集成电路(ic)，所述sram阵列电路包括：

18.根据权利要求17所述的ic，所述第一行中的所述阱抽头单元还包括n型阱抽头，所述n型阱抽头设置在所述第一行中的所述阱抽头单元的所述n阱中，以向所述阱抽头单元的列的所述第一侧上的所述sram位单元电路和所述阱抽头单元的列的所述第二侧上的所述sram位单元电路提供电源电压。

19.根据权利要求18所述的ic，每个阱抽头单元还包括：

20.根据权利要求17所述的ic，所述sram阵列电路还包括栅极，所述栅极在所述第二轴线方向上在鳍上方延伸，并且在所述第一轴线方向上以栅极节距间隔开；

技术总结公开了一种SRAM阵列电路，其中第一行中的阱抽头单元的水平N阱通过P型衬底区域与第二行中的阱抽头单元的水平N阱分离。阱抽头单元包括在P型衬底区域中设置在第一行和第二行中的水平N阱之间的双侧P型阱抽头，该双侧P型阱抽头在SRAM阵列电路中的阱抽头单元的列的两侧上向P型衬底提供接地电压，而不是每侧一个P型阱抽头。没有垂直N阱的阱抽头单元减小了宽度，这对应于SRAM阵列电路的宽度的减小。P型注入区域中的双侧P型阱抽头可以包括向P型衬底提供接地电压的多个折叠指状物。技术研发人员：C·德塞,S·沙玛,A·斯里坎特,P·J·科德利佩特,Y·高受保护的技术使用者：高通股份有限公司技术研发日：技术公布日：2024/1/16