感应放大器、数据读写方法、存储阵列结构及存储器与流程

本申请涉及存储，具体而言，本申请涉及一种感应放大器、数据读写方法、存储阵列结构及存储器。

背景技术：

1、目前，dram(dynamic random access memory，动态随机存取存储器)大多采用开放位线结构open bl的模式减小芯片的尺寸，来降低芯片的成本。

2、但是，开放位线结构中每个位线的参考电压都来自于其邻近的另一侧的存储单元中，每次位线的信号的感应放大都需要参考电压。这种现有结构的缺点就是在存储阵列结构的每个存储单元的边缘都需要设置额外的参考阵列，并采用参考阵列对应的控制逻辑控制，从而使得整个芯片的面积较大，增加了芯片的尺寸。

技术实现思路

1、本申请针对现有方式的缺点，提出一种感应放大器、数据读写方法、存储阵列结构及存储器，用以解决现有技术存在的设置额外的参考阵列增加了芯片的尺寸的技术问题。

2、第一方面，本申请实施例提供一种感应放大器，包括：

3、第一信号放大单元，第一端、第二端分别用于与第一电压端、第二电压端电连接，第三端、第四端、第五端、第六端分别作为第一节点、第二节点、第三节点、第四节点；第一电压端用于输出第一电压，第二电压端用于输出第二电压；

4、第二信号放大单元，第一端、第二端、第三端分别用于与第三电压端、第四电压端、位线电连接，第四端与第一节点电连接，第三电压端的电压与第一电压端的电压相同，第四电压端的电压与第二电压端的电压相同；位线用于与存储阵列结构的存储单元电连接；

5、第三信号放大单元，第一端、第二端、第三端分别用于与第五电压端、第六电压端、第一数据线电连接，第四端与第三节点电连接；第五电压端的电压与第一电压端的电压相同，第六电压端的电压与第二电压端的电压相同；

6、第一隔离单元，控制端、第一端分别用于与第一隔离信号线、位线电连接，第二端与第二节点电连接；第二节点用于与第一信号端电连接；

7、第二隔离单元，控制端、第一端用于与第二隔离信号线、第一数据线电连接，第二端与第四节点电连接；第四节点用于与第二信号端电连接；

8、其中，感应放大器被配置为在写操作的写隔离阶段，第一隔离单元的第一端和第二端断开，第二隔离单元的第一端和第二端断开，使得第一信号端与第二信号放大单元的第三端断开，第二信号端与第三信号放大单元的第三端断开；第一信号端对第二节点充放电，第二节点的电压变为第一信号端的电压，第二信号端对第四节点充放电，第四节点的电压变为第二信号端的电压；第一信号放大单元的第四节点和第一节点导通，第一信号放大单元的第二节点和第三节点导通，第二信号放大单元在第一节点的控制下将第一端和第三端导通或将第二端和第三端导通，以将第一电压或第二电压通过位线写入存储单元；第三信号放大单元在第三节点的控制下将第一端和第三端导通或将第二端和第三端导通，以将第一电压或第二电压写入第一数据线。

9、第二方面，本申请实施例提供一种存储阵列结构，包括：多条位线、多条字线、多个呈矩阵分布的存储单元、以及多个第一方面的感应放大器；

10、一个位线对应与一列存储单元电连接；

11、一个字线对应与一行存储单元电连接；

12、每个位线对应与一个感应放大器的第二信号放大单元的第三端电连接。

13、第三方面，本申请实施例提供一种动态随机存取存储器，包括：第二方面的存储阵列结构。

14、第四方面，本申请实施例提供一种电子设备，包括：第二方面的存储阵列结构或第三方面的动态随机存取存储器。

15、第五方面，本申请实施例提供一种数据读写方法，应用于第一方面的感应放大器，包括：

16、写操作的写隔离阶段，第一隔离单元的第一端和第二端断开，第二隔离单元的第一端和第二端断开，使得第一信号端与第二信号放大单元的第三端断开，第二信号端与第三信号放大单元的第三端断开；第一信号端对第二节点充放电，第二节点的电压变为第一信号端的电压，第二信号端对第四节点充放电，第四节点的电压变为第二信号端的电压；第一信号放大单元的第四节点和第一节点导通，第一信号放大单元的第二节点和第三节点导通，第二信号放大单元在第一节点的控制下将第一端和第三端导通或将第二端和第三端导通，以将第一电压或第二电压通过位线写入存储单元；第三信号放大单元在第三节点的控制下将第一端和第三端导通或将第二端和第三端导通，以将第一电压或第二电压写入第一数据线。

17、本申请实施例提供的技术方案带来的有益技术效果包括：

18、本申请实施例的感应放大器可以基于感应放大器的第一信号放大单元、第二信号放大单元以及第三信号放大单元实现信号感应放大，将该感应放大器应用到存储器中时，就不需要在存储器的存储阵列结构的边缘设置参考阵列即可实现不需要参考存储单元条件下完成数据的读出写入功能，使得开放位线结构的边缘所需的参考阵列面积开销大大减小，从而减少芯片的尺寸。而且，本申请实施例的感应放大器可以是在现有的感应放大器中增加设计第二信号放大单元和第三信号放大单元，通过优化感应放大器的结构替代边缘参考阵列，进而减小芯片的尺寸，降低了芯片成本。此外，本申请实施例的感应放大器包括第一隔离单元和第二隔离单元，可以在写操作的写隔离阶段，将第一信号端与第二信号放大单元的第三端断开，第二信号端与第三信号放大单元的第三端断开，进而以将第二信号端的电压通过第一节点写入存储单元，使得本申请实施例通过增加写操作的控制逻辑，可以解决第二信号放大单元和第三信号放大单元对数据写的过程的影响。

19、本申请附加的方面和优点将在下面的描述中部分给出，这些将从下面的描述中变得明显，或通过本申请的实践了解到。

技术特征：

1.一种感应放大器，其特征在于，包括：

2.根据权利要求1所述的感应放大器，其特征在于，所述感应放大器还被配置为：

3.根据权利要求1所述的感应放大器，其特征在于，所述感应放大器还被配置为：

4.根据权利要求2所述的感应放大器，其特征在于，还包括：

5.根据权利要求1所述的感应放大器，其特征在于，所述第二信号放大单元包括第一开关模块和第二开关模块；

6.根据权利要求1所述的感应放大器，其特征在于，所述第三信号放大单元包括第三开关模块和第四开关模块；

7.根据权利要求1所述的感应放大器，其特征在于，所述第一信号放大单元包括第五开关模块、第六开关模块、第七开关模块和第八开关模块；

8.根据权利要求1所述的感应放大器，其特征在于，还包括：

9.根据权利要求8所述的感应放大器，其特征在于，还包括：

10.根据权利要求8所述的感应放大器，其特征在于，所述第四隔离单元包括：第九开关模块和第十开关模块；

11.根据权利要求9所述的感应放大器，其特征在于，所述偏移消除单元包括：第十一开关模块和第十二开关模块；

12.根据权利要求1所述的感应放大器，其特征在于，还包括：第一信号端开关单元和第二信号端开关单元；

13.根据权利要求12所述的感应放大器，其特征在于，还包括：

14.根据权利要求1所述的感应放大器，其特征在于，还包括：隔离译码单元和电平转换单元；

15.一种存储阵列结构，其特征在于，包括：多条位线、多条字线、多个呈矩阵分布的存储单元、以及多个如权利要求1-14中任一项所述的感应放大器；

16.一种动态随机存取存储器，其特征在于，包括：如权利要求15所述的存储阵列结构。

17.一种电子设备，其特征在于，包括：如权利要求15所述的存储阵列结构或如权利要求16所述的动态随机存取存储器。

18.一种数据读写方法，应用于如权利要求1-14中任一项所述的感应放大器，其特征在于，包括：

19.根据权利要求18所述的数据读写方法，其特征在于，所述写操作的写隔离阶段之前，还包括：

20.根据权利要求19所述的数据读写方法，其特征在于，还包括：

21.根据权利要求20所述的数据读写方法，其特征在于，所述写操作的第一信号放大阶段和/或读操作的第一信号放大阶段之前，还包括：

22.根据权利要求20所述的数据读写方法，其特征在于，所述写操作的第一信号放大阶段和/或读操作的第一信号放大阶段之前，还包括：

23.根据权利要求21或22所述的数据读写方法，其特征在于，所述写操作的写隔离阶段和/或读操作的第二信号放大阶段之后，还包括：

技术总结本申请实施例提供了一种感应放大器、数据读写方法、存储阵列结构及存储器，涉及存储技术领域。感应放大器包括：第一信号放大单元、第二信号放大单元、第三信号放大单元、第一隔离单元和第二隔离单元，感应放大器被配置为在写操作的写隔离阶段，第一隔离单元的第一端和第二端断开，第二隔离单元的第一端和第二端断开；第二信号放大单元在第一节点的控制下将第一端和第三端导通或将第二端和第三端导通，第三信号放大单元在第三节点的控制下将第一端和第三端导通或将第二端和第三端导通。本申请实施例的感应放大器可以减小芯片的尺寸，并通过设置第一隔离单元和第二隔离单元解决第二信号放大单元和第三信号放大单元对数据写的过程的影响。技术研发人员：罗元均,王卫涛受保护的技术使用者：北京超弦存储器研究院技术研发日：技术公布日：2024/5/8