存储器单元、存储器单元阵列及制造集成电路的方法与流程

本申请的实施例涉及存储器单元、存储器单元阵列及制造集成电路的方法。

背景技术：

1、半导体集成电路(ic)行业生产了各种各样的数字器件，以解决许多不同领域的问题。这些数字器件中的一些，诸如存储器宏，被配置用于储存数据。随着ic变得更小、更复杂，这些数字器件内的导线电阻也发生变化，影响这些数字器件的工作电压和整体ic性能。

技术实现思路

1、根据本申请的实施例的一个方面，提供了一种存储器单元，包括：第一类型的第一晶体管，并且被配置为第一传输门晶体管；与第一类型不同的第二类型的第二晶体管，并且第二晶体管位于第一晶体管下方；第一类型的第三晶体管，并且被配置为第二传输门晶体管；第二类型的第四晶体管，并且位于第三晶体管下方；第一反相器，耦合到第一晶体管和第三晶体管；第二反相器，耦合到第一晶体管、第三晶体管和第一反相器；第一字线，在第一方向上延伸，被配置为供应第一字线信号，位于衬底的前侧上方的第一金属层上，并且耦合到第一晶体管和第三晶体管；以及第二字线，在第一方向上延伸，被配置为供应第二字线信号，位于不同于第一金属层的第二金属层上，第二金属层在与衬底的前侧相反的衬底的背侧下方，并且第二字线耦合到第二晶体管和第四晶体管，其中，至少第一晶体管、第二晶体管、第三晶体管或第四晶体管在衬底的前侧上。

2、根据本申请的实施例的另一个方面，提供了一种存储器单元阵列，包括第一存储器单元、第二存储器单元和第一字线。第一存储器单元包括：位于衬底上的第一晶体管堆叠件，第一晶体管堆叠件包括：第一类型的第一晶体管，并且位于第一层级上；和与第一类型不同的第二类型的第二晶体管，并且第二晶体管位于不同于第一层级的第二层级上；第二存储器单元，与第一存储器单元相邻，第二存储器单元包括：位于衬底上的第二晶体管堆叠件，第二晶体管堆叠件包括：第一类型的第三晶体管，并且位于第一层级上；和第二类型的第四晶体管，并且位于第二层级上；第一字线在第一方向上延伸，被配置为向第一晶体管或第二晶体管中的一个供应第一字线信号，第一字线位于第一金属层或不同于第一金属层的第二金属层上，第一字线耦合到第一晶体管或二晶体管中的一个，第一金属层在衬底的前侧之上，并且第二金属层在与衬底的前侧相反的衬底的背侧下方，其中，第一晶体管或第二晶体管中的一个是第一传输门晶体管，并且第一极管或二晶体管中的另一个是第一伪晶体管。

3、根据本申请的实施例的又一个方面，提供了一种制造集成电路的方法，方法包括：在衬底的前侧制造第一组晶体管和第二组晶体管，第一组晶体管堆叠在第二组晶体管之上；在衬底的前侧上制造第一组通孔，第一组通孔电耦合到至少第一组晶体管；在第一金属层上在衬底的前侧上沉积第一导电材料从而形成第一组导体，第一组导体通过第一组通孔电耦合到至少第一组晶体管，第一组晶体管被配置为从前侧接收来自第一组导体中的至少第一导体的第一字线信号或参考供电电压；在衬底的与前侧相对的背侧上执行减薄；在减薄的衬底的背侧上制造第二组通孔，第二组通孔电耦合到至少第二组晶体管；以及在第二金属层上在减薄的衬底的背侧上沉积第二导电材料，从而形成第二组导体，第二组导体通过第二组通孔电耦合到至少第二组晶体管，第二组晶体管被配置为从背侧接收来自第二组导体中的至少第一导体的第二字线信号或供电电压。

技术特征：

1.一种存储器单元，包括：

2.根据权利要求1所述的存储器单元，其中

3.根据权利要求2所述的存储器单元，其中

4.根据权利要求3所述的存储器单元，还包括：

5.根据权利要求4所述的存储器单元，其中

6.一种存储器单元阵列，包括：

7.根据权利要求6所述的存储器单元阵列，还包括：

8.根据权利要求7所述的存储器单元阵列，其中，所述第三晶体管或所述第四晶体管中的所述一个是第二传输门晶体管，并且所述第三晶管或所述第四晶体管中的另一个是第二伪晶体管。

9.根据权利要求7所述的存储器单元阵列，其中

10.一种制造集成电路的方法，所述方法包括：

技术总结一种存储器单元，包括第一、第二、第三和第四晶体管、第一和第二反相器以及第一和第二字线。第一反相器耦合到第一和第三晶体管。第二反相器耦合到第一反相器以及第一和第三晶体管。第一字线被配置为提供第一字线信号，位于衬底前侧上方的第一金属层上，并且耦合到第一和第三晶体管。第二字线被配置为提供第二字线信号，并且位于与衬底的前侧相反的衬底的背侧下方的第二金属层上，并且耦合到第二晶体管和第四晶体管。至少第一、第二、第三或第四晶体管在衬底的前侧上。本申请的实施例还公开了一种存储器单元阵列以及制造集成电路的方法。技术研发人员：钟彦麟,林高正,詹伟闵,陈炎辉受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：技术公布日：2024/5/16