面向三维集成静态随机存取存储器阵列内部复制电路及方法

本发明涉及新型计算，具体涉及一种面向三维集成的静态随机存取存储器阵列内部复制电路及方法。

背景技术：

1、随着集成电路技术的迅速发展，摩尔定律正接近极限，三维集成电路技术因而诞生。三维集成技术应用于微系统集成，是片上系统和多芯片模块之后开发的封装制造技术。三维集成将芯片封装模式由二维平面转变为三维模式，在保持原有封装体积的前提下增加了器件的叠放数量。互补场效应晶体管基于垂直的堆叠纳米片结构，能够极大地缩小器件单元的面积，同时支持三维集成的结构。基于互补场效应晶体管的静态随机存取存储器(sram)单元和阵列相较之于传统的基于互补金属氧化物半导体(cmos)晶体管的单元和阵列，可以在相同阵列规模的情况下实现更小的面积，从而为更大规模的基于sram单元的存内计算电路提供了支持。

2、作为一种新型的计算架构，存内计算架构创新性地提出了在存储器内部直接进行数据处理的方案，被认为是应对日益严重的存储墙瓶颈的重要解决思路。当存内计算架构在进行具体计算时，阵列中的存储数据需要通过输入输出电路与计算机进行交互。在一次数据复制过程中，需要先使用输入输出电路读取被复制的地址的数值，再通过输入输出电路将该数值写入复制的地址中。

3、但是存内计算架构在进行具体计算时，存储阵列内部本身存在着大量的重复数据，这些重复数据的读写复制依然需要通过输入输出电路依据上述的步骤来实现。这一读写流程不仅耗时较长，同时阵列和输入输出电路之间的频繁数据交互也会带来巨大的功耗，严重限制了存内计算架构在处理大规模计算时的效率。在部署新兴的人工智能算法，例如马尔可夫链蒙特卡洛采样时，每次存储器阵列得到一个新的被接受的采样值之后，都需要把它给写入下一个地址的sram单元中，来执行马尔可夫链的下一个样本的具体采样；而得到了一个被拒绝的样本，存储器阵列则需要将上一个样本复制到现在的地址的sram单元内来覆盖掉被拒绝值，再将此值写入下一个地址的sram单元中。对于这些频繁的复制操作，如果始终使用输入输出电路来操作的话，不仅需要花费额外的时间，而且被证实是非常耗能的。

技术实现思路

1、为了解决现有技术的以上缺陷，本发明提出了一种面向三维集成的静态随机存取存储器(sram)阵列内部复制电路，实现了sram阵列内不同单元之间的存储值复制。

2、本发明的技术方案如下：

3、一种面向三维集成的静态随机存取存储器阵列内部复制电路，包含sram阵列、选择电路和复制电路，其特征在于，sram阵列中的每个单元包括两个互相耦合的反相器，所述反相器由互补场效应晶体管组成，所述互补场效应晶体管结构中n型金属氧化物半导体和p型金属氧化物半导体互相垂直堆叠，两者共用一个从顶到底的栅端作为控制端,所述互补场效应晶体管联通位线bl和位线blb的开关管由nmos管组成，所述选择电路包括若干个选择单元，sram阵列中sram单元也被分为若干个组，每组sram单元所对应的位线bl和位线blb被连接到了一个选择单元上，每个选择单元包括4个nmos晶体管，每两个nmos管组成一组分别对应一条bl或blb，选择单元中的每组nmos管中一个nmos管作为复制管，另一个nmos管作为被复制管，所述复制电路包含多条总线，每条总线上有一个缓冲器，缓冲器包括两个级联的反相器，该反相器由所述互补场效应晶体管组成，缓冲器的输入端作为被复制端，缓冲器的输出端作为复制端，所述复制管对应位线和复制端连接，所述被复制管对应位线和被复制端连接，当复制管的栅端电压被赋予高电压时，该晶体管被导通，复制管所对应的阵列中的sram单元的位线bl或blb与复制电路的复制端连接；当被复制管的栅端电压被赋予高电压时，该晶体管被导通，被复制管所对应的阵列中的sram单元与复制电路的被复制端连接。

4、进一步，所述sram阵列被按照每相邻x列1组分为多组，所述复制电路包含2x条总线，其中总线1对应每组sram单元的第一条bl，总线2对应每组sram单元的第二条bl，总线x对应每组sram单元的第x条bl，总线x+1对应每组sram单元的第一条blb，总线x+2对应每组sram单元的第二条blb，总线2x对应每组sram单元的第x条blb。

5、所述选择电路可配置为存储模式和存内复制模式。存储模式时，该选择电路保持关断，断开sram阵列与复制电路之间的连接，以防止复制电路影响sram阵列的正常读写功能；存内复制模式时，该选择电路部分打开，连接被选中进行复制和被复制操作的sram单元和复制电路，以进行存储器内部的复制操作。所述复制电路在存储模式和存内复制模式时保持一致，通过选择电路决定是否被连接到sram阵列，并对选中的sram单元实施存储器内部复制操作。

6、本发明进一步提供了一种基于互补场效应晶体管的静态随机存取存储器阵列内部复制方法，其步骤包括：

7、1)整体sram阵列的电源电压由高电平va降低到低电平vb，待sram阵列中所有sram单元内部稳定后，字线wl被打开，位线bl和blb被sram单元内部电压源驱动，如果某sram单元存储值为“0”，则其对应的bl被拉低至低电平，与sram单元内部地端电压一致，blb被拉高至vb；如果某sram单元存储值为“1”，则其对应的bl被拉高至vb，blb被拉低至低电平，与sram单元内部地端电压一致；

8、2)一组sram单元的选择单元接受控制信号，将被复制管的栅端电压赋予高电压，被复制管所对应的sram单元与复制电路的被复制端连接，位线上若为低电平，则经过缓冲器后依然为低电平；位线上若为高电平，则经过缓冲器后被放大为缓冲器的电源电压，另一组sram单元的选择单元接受控制信号，将复制管的栅端电压赋予高电压，复制管所对应的sram单元的位线bl或blb与复制电路的复制端连接；当sram单元内部电源电压低于缓冲器的驱动电压，复制管所对应的sram单元复制写入被复制管所对应的sram单元的值；

9、3)sram单元内部稳定后，字线wl关断，随后整个阵列的电源电压上升到va，完成一次完整的存内复制操作。

10、本发明的技术效果如下：

11、(一)本发明实现了一套完整的sram阵列及阵列内部复制电路方法，其中sram阵列和阵列外围的复制电路均由三位堆叠的互补场效应晶体管组成；

12、(二)本发明实现了sram阵列内不同sram单元之间的存储值复制。针对sram存内计算被应用于人工智能具体应用时存储值重复较多，重复读写操作较多的问题，可以极大地减少sram阵列和外围电路之间的数据交换，极大地提高计算效率，降低计算延迟。

13、(三)本发明可以减少被用于和外围电路进行交互的输入输出模块电路的使用，从而极大地降低存内计算的能耗，提高计算效率。

技术特征：

1.一种面向三维集成的静态随机存取存储器阵列内部复制电路，包含sram阵列、选择电路和复制电路，其特征在于，sram阵列中的每个单元包括两个互相耦合的反相器，所述反相器由互补场效应晶体管组成，所述互补场效应晶体管结构中n型金属氧化物半导体和p型金属氧化物半导体互相垂直堆叠，两者共用一个从顶到底的栅端作为控制端,所述互补场效应晶体管联通位线bl和位线blb的开关管由nmos管组成，所述选择电路包括若干个选择单元，sram阵列中sram单元也被分为若干个组，每组sram单元所对应的位线bl和位线blb被连接到了一个选择单元上，每个选择单元包括4个nmos晶体管，每两个nmos管组成一组分别对应一条bl或blb，选择单元中的每组nmos管中一个nmos管作为复制管，另一个nmos管作为被复制管，所述复制电路包含多条总线，每条总线上有一个缓冲器，缓冲器包括两个级联的反相器，该反相器由所述互补场效应晶体管组成，缓冲器的输入端作为被复制端，缓冲器的输出端作为复制端，所述复制管对应位线和复制端连接，所述被复制管对应位线和被复制端连接，当复制管的栅端电压被赋予高电压时，该晶体管被导通，复制管所对应的阵列中的sram单元的位线bl或blb与复制电路的复制端连接；当被复制管的栅端电压被赋予高电压时，该晶体管被导通，被复制管所对应的阵列中的sram单元与复制电路的被复制端连接。

2.如权利要求1所述的面向三维集成的静态随机存取存储器阵列内部复制电路，其特征在于，所述sram阵列被按照每相邻x列1组分为多组，所述复制电路包含2x条总线，其中总线1对应每组sram单元的第一条bl，总线x对应每组sram单元的第x条bl，总线x+1对应每组sram单元的第一条blb，总线2x对应每组sram单元的第x条blb。

3.如权利要求1所述的面向三维集成的静态随机存取存储器阵列内部复制电路，其特征在于，所述选择电路配置为存储模式和存内复制模式，存储模式时，选择电路保持关断，断开sram阵列与复制电路之间的连接，以防止复制电路影响sram阵列的正常读写功能；存内复制模式时，选择电路部分打开，连接被选中进行复制和被复制操作的sram单元和复制电路，以进行存储器内部的复制操作。

4.一种采用如权利要求1所述的静态随机存取存储器阵列内部复制电路的静态随机存取存储器阵列内部复制方法，其步骤包括：

技术总结本发明公开一种面向三维集成静态随机存取存储器阵列内部复制电路及方法，属于新型计算技术领域。本发明SRAM阵列和阵列外围的复制电路均由互补场效应晶体管组成，实现了SRAM阵列内不同SRAM单元之间的存储值复制。采用本发明可以极大地减少SRAM阵列和外围电路之间的数据交换，从而极大地降低存内计算的能耗，提高计算效率。技术研发人员：燕博南,符一涵,杨玉超,黄如受保护的技术使用者：北京大学技术研发日：技术公布日：2024/5/16