半导体装置的制作方法

本揭示的一实施例是关于一种半导体装置，特别是关于一种具有偏压电路的半导体装置。

背景技术：

1、诸如计算机、便携式装置、智能手机、物联网(internet of thing，iot)装置等的电子装置的发展促使对记忆体装置的需求增加。一般而言，记忆体装置可是挥发性记忆体装置及非挥发性记忆体装置。挥发性记忆体装置可在提供电力时储存数据，但在电力关闭之后可能会丢失储存的数据。与挥发性记忆体装置不同，即使在电力关闭之后，非挥发性记忆体装置亦可保留数据，但可能比挥发性记忆体装置慢。充电电路可对在写入记忆体装置或自记忆体装置读取时连接至记忆体装置的位元线进行预充电。

技术实现思路

1、在一些实施例中，提供一种半导体装置，半导体装置包含记忆体单元、偏压电路及步降电路。记忆体单元连接至位元线。偏压电路包括第一偏压部分。第一偏压部分包括p型晶体管及第一运算放大器。p型晶体管包括源极端子、漏极端子及栅极端子。p型晶体管的漏极端子与栅极端子共同连接至第一偏电压输出端。第一运算放大器包括连接至一分压器的一第二偏电压输出端的一第一输入端及连接至第一运算放大器的一输出端的一第二输入端。第一运算放大器的输出端连接至p型晶体管的源极端子。步降电路具有连接第一偏电压输出端的第一输入端、连接偏压电路的第三偏电压输出端的第二输入端，及连接位元线的输出端。

2、在一些实施例中，提供一种半导体装置，半导体装置包含记忆体单元、偏压电路及步降电路。记忆体单元连接至位元线。偏压电路包括一第一偏压部分，第一偏压部分包括p型晶体管及第一运算放大器。p型晶体管包括源极端子、漏极端子及栅极端子。漏极端子连接至地面端子。第一运算放大器包括连接至分压器的第二偏电压输出端的第一输入端、连接至p型晶体管的源极端子的第二输入端、及连接至p型晶体管的栅极端子的第一偏电压输出端。步降电路具有连接第一偏电压输出端的第一输入端、连接偏压电路的第三偏电压输出端的第二输入端，及连接位元线的一输出端。

3、在一些实施例中，提供一种半导体装置。半导体装置包含记忆体单元、偏压电路及步降电路。记忆体单元连接至位元线。偏压电路包括第一偏压部分。第一偏压部分包括第一电阻器、第一p型晶体管、第二p型晶体管及第二电阻器。第一电阻器连接至第一电力供应端。第一p型晶体管包括源极端子、漏极端子及栅极端子。第一p型晶体管的源极端子连接至第一电阻器，且第一p型晶体管的漏极端子与栅极端子彼此连接。第二p型晶体管包括源极端子、漏极端子及栅极端子。其中第二p型晶体管的源极端子连接至第一p型晶体管的漏极端子及栅极端子，且第二p型晶体管的漏极端子与栅极端子彼此连接，且其中第二p型晶体管的漏极端子连接至第一偏电压输出端。第二电阻器连接至第二p型晶体管的栅极端子及地面端子。步降电路具有连接第一偏电压输出端的第一输入端、连接偏压电路的第二偏电压输出端的第二输入端，及连接位元线的输出端。

4、在一些实施例中，提供一种半导体装置，半导体装置包含记忆体单元、偏压电路及步降电路。记忆体单元连接至位元线。偏压电路包括第一偏压部分，第一偏压部分包括p型晶体管及第一运算放大器。p型晶体管包括源极端子、漏极端子及栅极端子，其中p型晶体管的漏极端子与栅极端子共同连接至第一偏电压输出端。第一运算放大器包括连接至第一运算放大器的输出端的第一输入端。第一运算放大器的输出端连接至p型晶体管的源极端子。步降电路具有连接第一偏电压输出端的第一输入端、连接偏压电路的第二偏电压输出端的第二输入端，及连接位元线的输出端，其中第一运算放大器更包括连接步降电路的输出端的第二输入端。

技术特征：

1.一种半导体装置，其特征在于，包含：

2.如权利要求1所述的半导体装置，其特征在于，其中该偏压电路还包括一第二偏压部分，该第二偏压部分包括：

3.如权利要求2所述的半导体装置，其特征在于，其中该p型晶体管及该n型晶体管中的各者具有一非浮井组态。

4.一种半导体装置，其特征在于，包含：

5.如权利要求4所述的半导体装置，其特征在于，其中该偏压电路还包括一第二偏压部分，该第二偏压部分包括：

6.一种半导体装置，其特征在于，包含：

7.如权利要求6所述的半导体装置，其特征在于，其中该偏压电路包括一第二偏压部分，该第二偏压部分包括：

8.如权利要求7所述的半导体装置，其特征在于，其中该第一p型晶体管、该第二p型晶体管、该第一n型晶体管及该第二n型晶体管中的各者包括一非浮井组态。

9.一种半导体装置，其特征在于，包含：

10.如权利要求9所述的半导体装置，其特征在于，其中该偏压电路还包括一第二偏压部分，该第二偏压部分包括：

技术总结揭示一种半导体装置。在一个态样中，半导体装置包括连接至位元线的记忆体单元及用以输出第一偏电压及第二偏电压的偏压电路，第一偏电压基于p型晶体管的临限电压产生，而第二偏电压基于n型晶体管的临限电压产生。半导体装置包括连接至位元线并用以接收第一偏电压及第二偏电压的步降电路，步降电路用以基于第一偏电压及第二偏电压输出输出电压以对位线充电。技术研发人员：田村元树受保护的技术使用者：台湾积体电路制造股份有限公司技术研发日：20230928技术公布日：2024/5/16