一种面向多值忆阻器阵列的写-校验电路及方法

本发明属于微电子，具体涉及一种面向多值忆阻器阵列的写-校验电路及方法。

背景技术：

1、随着人工智能技术的发展，人工智能（以下简称ai）在各领域的应用逐渐广泛，以深度学习为代表的神经网络算法需要系统能高效处理海量的非结构化数据，例如文本、视频、图像、语音等，这导致在冯·诺伊曼架构下的硬件需要频繁读写内存，其计算任务有着并行运算量大、参数多的特点，这使得ai芯片对并行运算、低延迟、带宽等有着更高的要求，也因此，存内计算在人工智能时代迎来了发展的黄金时期，其最主要的问题就是以更高的能效和算力密度解决ai领域最普遍的乘加问题。忆阻器阵列由于其天然的适合乘加运算，在存内计算领域占据着极其重要的地位。

2、忆阻器（以下简称rram）是一种具有记忆效应的阻变开关，其电阻能够在撤电之后稳定地保持，因此具备天然的非易失特性。除了非易失特性之外，rram具有结构简单、与互补金属氧化物半导体工艺（以下简称cmos工艺）兼容、阻变速度快、尺寸小、集成密度高等特点，使其在适用于实现存内计算的同时相较其他新兴非易失存储器有着不可比拟的优势。

3、如果按照阻值分布划分，rram可以分为二值忆阻器和多值忆阻器。对于二值rram而言，rram主要工作在高、低阻；而对于多值rram而言，同一个器件可以调出多个电阻值，典型的有2比特、3比特、4比特以及5比特忆阻器。如图1所示，通过施加提高电导值（以下简称set）或降低电导值（以下简称reset）的脉冲于器件的位线（以下简称bl）与源线（以下简称sl）两端，可以控制rram的导电细丝，从而决定rram的阻值。

4、最初的rram存内计算系统主要由二值rram主导，但随着技术和材料的进步，多值rram由于其天然的密度优势以及映射多比特权重的优势，逐渐在存内计算应用中占据主导地位。因此，研发高效的面向多值rram的读写电路，具有十分显著的意义。

技术实现思路

1、本发明基于现有技术，提出了一种面向多值忆阻器阵列的写-校验电路及方法，能有效地实现较大器件开关比条件下对多值忆阻器阵列的精确读出、迭代编程功能，可以实现较高精度的器件电导值调节。

2、本发明的技术方案如下：

3、一种面向多值忆阻器阵列的写-校验电路，其特征在于，包括控制状态机、高电压通路和读出电路。

4、所述控制状态机为数字逻辑电路，用于控制读出电路读取忆阻器电导值，控制高电压通路开关施加编程脉冲进行编程，所述控制状态机包含可配置模块，用于目标器件、目标电导、延迟时间、最大编程次数的配置，所述控制状态机输出目标器件地址信息到多值忆阻器阵列wl译码器、bl译码器和sl译码器。

5、所述高电压通路为模拟电路，用于将低压的数字控制信号转为高压的编程电压，由三组相同的传输门组成，每组传输门内包含五个传输门，其对应五路内部数字控制信号：vread控制信号、vforming控制信号、vset控制信号、vreset控制信号和gnd控制信号，及对应输出五种编程脉冲电压：用于初始化器件的电压vforming、用于器件的读电压vread、用于降低器件电导的reset电压vreset、用于升高器件电导的set电压vset以及用于保护器件的零电压gnd，这三组传输门的输出分别接至多值忆阻器阵列的wl传输门、bl传输门、sl传输门输入端。

6、所述读出电路，用于在接收到控制状态机发的控制信号后，读出多值忆阻器阵列目标器件的电导值；所述读出电路，包括钳位放大器、钳位三极管、读出电阻rsense、跟随放大器和一个逐次逼近型模数转换器；钳位放大器正端输入连接多值忆阻器阵列sl传输门处电压vsl，负端输入连接钳位电压vcom，输出端连接钳位三极管栅极；钳位三极管栅极连接钳位放大器输出，源极接地，漏极连接读出电阻；读出电阻用于将电流值转换为电压，其一端与钳位放大器正端相连，另一端连钳位三极管漏极和跟随放大器；跟随放大器后接逐次逼近型模数转换器，逐次逼近型模数转换器与所述控制状态机相连；所述钳位放大器、读出电阻、钳位三极管形成闭环回路，将多值忆阻器阵列sl传输门处电压vsl钳位在vcom，vsl与所述高压通路中输出至多值忆阻器阵列bl传输门的vread形成固定电压差，固定电压差施加于忆阻器两端形成对应于器件电导的电流，电流经过读出电阻得到电压vsense；跟随放大器正输入端连读出电阻，输入电压vsense，负输入端与输出相连形成负反馈，输出端连接逐次逼近型模数转换器；逐次逼近型模数转换器一端与所述控制状态机相连，逐次逼近型模数转换器将跟随放大器输出的电压转换成器件电导数字值，输出给控制状态机，实现对多值忆阻器阵列目标器件的电导值的读取。

7、进一步，所述控制状态机的可配置模块，接收上位机发送的参数进行配置，或采用控制状态机自身进行配置。

8、进一步，所述多值忆阻器共有4种电导值，分别为高电导、次高电导、次低电导、低电导，这四种导态分别对应一个电导值区间，这些电导值区间存储于片内，或通过spi协议传输至片内。

9、进一步，所述读出电路中的逐次逼近型模数转换器是一个10比特逐次逼近型模数转换器。

10、进一步，所述高压通路中传输门所用的三极管均为高压管。

11、本发明还提供了一种基于上述面向多值忆阻器阵列的写-校验电路的写-校验方法，其特征在于，所述写-校验电路中，由控制状态机控制高电压通路和读出电路，实现多值忆阻器阵列的写-校验方法，包括以下步骤：

12、 (1)控制状态机配置目标器件、目标导态、器件的最大编程次数、上阈值、下阈值及延迟时间；

13、(2)根据目标器件，控制状态机输出目标器件的wl、bl、sl地址信息，控制状态机控制高电压通路传输门将选通电压加在多值忆阻器阵列目标器件wl传输门上，将读电压加在目标器件bl、sl传输门上，控制读出电路，读取多值忆阻器阵列目标器件电导，采用4次采样取平均值的方法读出当前电导；

14、(3)控制状态机通过比较多值忆阻器阵列目标器件的当前电导与目标区间的关系，决定是否施加编程脉冲于当前器件，操作的同时维持目标行wl的选通。如果当前电导高于上阈值，控制状态机通过控制高压通路reset传输门，将reset电压vreset施加于多值忆阻器阵列目标器件的sl、bl两端降低电导，且编程次数加一，进入步骤(4)；如果当前电导低于下阈值，控制状态机通过控制高压通路set传输门，将set电压vset施加于多值忆阻器阵列目标器件的bl、sl两端升高电导，且编程次数加一，进入步骤(4)；如果当前电导处于目标电导区间内，则不需要施加编程脉冲，读写结束；

15、(4)判断编程次数是否到达最大编程次数限制，如果未到达最大编程次数，则等待一段延迟时间后，返回步骤（2）；如果已到达最大编程次数，读写结束。

16、本发明的有益效果如下：

17、本发明一种面向多值忆阻器阵列的写-校验电路及方法，通过写-校验电路中控制状态机控制高电压通路和读出电路，实现对多值忆阻器阵列的写-校验，写-校验电路的读出电路中钳位放大器、钳位三极管和读出电阻rsense组成的钳位电路使得可以读出具有更大开关比的器件的电导值，实现多值器件的精确读出；同时写-校验方法中等待功能的引入，减少脉冲施加次数，降低弛豫时间对编程精度的影响，可以用更高的精度实现器件的编程。