一种存储器的数据读取方法及相关设备与流程

本申请涉及半导体，尤其涉及一种存储器的数据读取方法及相关设备。

背景技术：

1、onfi(open nand flash interface)是一种开放式nand(计算机闪存设备)快闪存储器接口标准，在读数据时，从nand flash(闪存)返回的dq(数据总线信号)和dqs(数据总线选通信号)是边沿对齐的，要实现对dq的正确采样，必须适当调整dq和dqs的相位，使其满足采样要求。

2、然而现有的快闪存储器的数据读取方式，数据传输速率较低。

技术实现思路

1、本申请实施例提供一种存储器的数据读取方法及相关设备，能够提高数据传输速率。

2、本申请实施例的第一方面，提供一种存储器的数据读取方法，包括：

3、对存储器进行数据读取操作，得到数据总线信号dq；

4、对所述dq进行采样，以将双沿时钟信号转换为单沿时钟信号，得到数据信号，其中，所述数据信号的频率小于所述dq的频率，且所述数据信号的位宽大于所述dq的位宽。

5、在一些实施方式中，所述对所述dq进行采样的步骤，还包括：

6、对数据总线选通信号dqs进行采样，得到数据有效信号，其中，所述dqs是对所述存储器进行数据读取操作时得到的，且所述dqs用于表征所述dq的数据传输情况。

7、在一些实施方式中，对所述dq进行采样，以及对数据总线选通信号dqs进行采样的步骤，包括：

8、利用本地时钟信号对所述dq以及所述dqs同时进行采样。

9、在一些实施方式中，所述对所述dq进行采样，以及对数据总线选通信号dqs进行采样的步骤之前，包括：

10、分别对所述dq和所述dqs进行同步延时。

11、在一些实施方式中，所述分别对所述dq和所述dqs进行同步延时，包括：

12、利用所述本地时钟信号对所述dqs进行初始采样，得到初始采样时的电平状态；

13、根据所述电平状态和所述dqs的初始延时值，计算延时配置参数；

14、根据所述延时配置参数分别对所述dq和所述dqs进行同步延时。

15、在一些实施方式中，所述根据所述电平状态和所述dqs的初始延时值，计算延时配置参数，包括：

16、响应于所述电平状态为低电平，所述延时配置参数为所述初始延时值与第一常量的和，其中，所述第一常量是基于所述本地时钟信号的周期确定的；

17、响应于所述电平状态为高电平，基于所述初始延时值与所述第一常量的关系确定所述延时配置参数。

18、在一些实施方式中，所述基于所述初始延时值与所述第一常量的关系确定所述延时配置参数的步骤，包括：

19、响应于所述初始延时值大于所述第一常量，则所述延时配置参数为所述初始延时值减去所述第一常量；

20、响应于所述初始延时值等于所述第一常量，则所述延时配置参数为0；

21、响应于所述初始延时值小于所述第一常量，则所述延时配置参数为所述初始延时值与第二常量的和，其中，所述第二常量是基于所述本地时钟信号的周期确定的。

22、在一些实施方式中，所述根据所述延时配置参数分别对所述dq和所述dqs进行同步延时，包括：

23、根据所述延时配置参数对所述dqs进行延时，以使所述本地时钟信号的上升沿对应延时后的所述dqs的高电平平稳区。

24、在一些实施方式中，所述数据信号的频率是所述dq的频率的一半，所述数据信号的位宽是所述dq的位宽的2倍。

25、本申请实施例的第二方面，提供一种现场可编程逻辑门阵列电路，包括：

26、数据读取模块，用于对存储器进行数据读取操作，得到数据总线信号dq；

27、采样模块，用于对所述dq进行采样，以将双沿时钟信号转换为单沿时钟信号，得到数据信号，其中，所述数据信号的频率小于所述dq的频率，且所述数据信号的位宽大于所述dq的位宽。

28、在一些实施方式中，所述采样模块还用于对数据总线选通信号dqs进行采样，以得到数据有效信号，所述dqs用于表征所述dq的数据传输情况；

29、所述现场可编程逻辑门阵列电路，还包括：

30、双数据速率接口，用于传输所述存储器的所述dq和所述dqs。

31、在一些实施方式中，所述现场可编程逻辑门阵列电路，还包括：

32、延时模块，用于分别对所述存储器的所述dq和所述dqs进行同步延时，所述延时模块设置在所述双数据速率接口与所述存储器的数据读取装置之间。

33、在一些实施方式中，所述延时模块还用于利用所述本地时钟信号对所述dqs进行初始采样，得到初始采样时的电平状态，根据所述电平状态和所述dqs的初始延时值，计算延时配置参数，以及根据所述延时配置参数分别对所述dq和所述dqs进行同步延时。

34、在一些实施方式中，所述可编程逻辑门阵列电路设置于逻辑芯片；

35、所述逻辑芯片与所述存储器层叠设置，且所述逻辑芯片与所述存储器三维异质集成连接。

36、本申请实施例的第三方面，提供一种电子设备，包括：

37、存储器装置，所述存储器装置中存储有计算机程序；

38、处理器，所述处理器用于执行所述计算机程序时实现如第一方面所述的存储器的数据读取方法。

39、本申请实施例的第四方面，提供一种计算机可读存储介质，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如第一方面所述的存储器的数据读取方法。

40、本申请实施例提供的存储器的数据读取方法及相关设备，通过对存储器的数据总线信号dq进行采样，以将双沿时钟信号转换为单沿时钟信号，得到数据信号,dq采用双沿时钟信号的传输速率更快，单沿时钟信号则是单速率数据，单速率数据能够适应数据读取电路的数据传输速度。通过对dq进行采样，将双沿时钟信号转换为单沿时钟信号，可以利用双沿时钟信号提高数据传输速率，利用单沿时钟信号能够适应采样电路的数据传输能力。

技术特征：

1.一种存储器的数据读取方法，其特征在于，包括：

2.根据权利要求1所述的存储器的数据读取方法，其特征在于，所述对所述dq进行采样的步骤，还包括：

3.根据权利要求2所述的存储器的数据读取方法，其特征在于，对所述dq进行采样，以及对数据总线选通信号dqs进行采样的步骤，包括：

4.根据权利要求2所述的存储器的数据读取方法，其特征在于，对所述dq进行采样，以及对数据总线选通信号dqs进行采样的步骤之前，包括：

5.根据权利要求4所述的存储器的数据读取方法，其特征在于，所述分别对所述dq和所述dqs进行同步延时，包括：

6.根据权利要求5所述的存储器的数据读取方法，其特征在于，所述根据所述电平状态和所述dqs的初始延时值，计算延时配置参数，包括：

7.根据权利要求6所述的存储器的数据读取方法，其特征在于，所述基于所述初始延时值与所述第一常量的关系确定所述延时配置参数的步骤，包括：

8.根据权利要求6或7所述的存储器的数据读取方法，其特征在于，所述根据所述延时配置参数分别对所述dq和所述dqs进行同步延时，包括：

9.根据权利要求1所述的存储器的数据读取方法，其特征在于，所述数据信号的频率是所述dq的频率的一半，所述数据信号的位宽是所述dq的位宽的2倍。

10.一种现场可编程逻辑门阵列电路，其特征在于，包括：

11.根据权利要求10所述的现场可编程逻辑门阵列电路，其特征在于，所述采样模块还用于对数据总线选通信号dqs进行采样，以得到数据有效信号，所述dqs用于表征所述dq的数据传输情况；

12.根据权利要求11所述的现场可编程逻辑门阵列电路，其特征在于，还包括：

13.根据权利要求12所述的现场可编程逻辑门阵列电路，其特征在于，所述延时模块还用于利用所述本地时钟信号对所述dqs进行初始采样，得到初始采样时的电平状态，根据所述电平状态和所述dqs的初始延时值，计算延时配置参数，以及根据所述延时配置参数分别对所述dq和所述dqs进行同步延时。

14.根据权利要求10所述的可编程逻辑门阵列电路，其特征在于，所述可编程逻辑门阵列电路设置于逻辑芯片；

15.一种电子设备，其特征在于，包括：

16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机程序，所述计算机程序被处理器执行时实现如权利要求1-9中任一项所述的存储器的数据读取方法。

技术总结本申请公开一种存储器的数据读取方法及相关设备，涉及半导体技术领域，能够提高数据传输速率。存储器的数据读取方法，包括：对存储器进行数据读取操作，得到数据总线信号DQ；对所述DQ进行采样，以将双沿时钟信号转换为单沿时钟信号，得到数据信号，其中，所述数据信号的频率小于所述DQ的频率，且所述数据信号的位宽大于所述DQ的位宽。技术研发人员：李鹏受保护的技术使用者：西安紫光国芯半导体有限公司技术研发日：技术公布日：2024/1/15