检测电路、方法及存储装置与流程

本公开涉及半导体存储，特别是涉及一种检测电路、方法及存储装置。

背景技术：

1、随着半导体技术的快速发展，半导体存储装置的存储单元阵列中存储单元的密度及数量不断增加，以满足市场对半导体存储装置的存储能力的需求。

2、然而，随着半导体存储装置的密度不断增加，存储器单元呈现物理体积缩小、存储电荷减少以及抗噪声容限降低的特点，存储器单元之间的电磁相互作用对存储器单元的影响增大，存储器单元数据丢失的可能性增加。半导体存储芯片的设计缺陷或制造缺陷均可能增加存储芯片中失效地址的数量，影响半导体存储芯片的良率或可靠性。

3、如果能够及时发现半导体存储芯片的失效位元，无疑将有效地提高半导体存储芯片的利用效率及工作可靠性。

技术实现思路

1、本公开实施例提供一种检测电路、方法及存储装置，能够智能检测出存储阵列在数据传输过程中是否存在异常，并保存检测结果至模式寄存器中，便于根据模式寄存器中存储的检测结果分析存储阵列中失效位元，从而提高半导体存储芯片的利用效率及工作可靠性。

2、为实现上述目的及其他目的，本公开实施例的一方面提供了一种检测电路，包括模式寄存器数据处理模块、外部数据传输模块、比较模块及设置于存储阵列内的内部数据传输模块；模式寄存器数据处理模块用于响应模式寄存器写使能命令，向模式寄存器中预留模式寄存器写入第一预设数据；外部数据传输模块与预留模式寄存器及内部数据传输模块均电连接，用于响应使能信号，并根据第一预设数据按照预设编码规则经由内部数据传输模块向存储阵列写入初始数据，以及还用于响应读命令从存储阵列读出目标数据；初始数据的字节位数大于第一预设数据的字节位数；比较模块与模式寄存器及外部数据传输模块均电连接，用于比较第一预设数据与目标数据，根据比较结果判断是否存在数据传输异常，并将比较结果保存至模式寄存器中预设位置。本实施例能够智能检测出存储阵列在数据传输过程中是否存在异常，并保存检测结果至模式寄存器中预设位置，便于根据模式寄存器中存储的检测结果分析存储阵列中失效位元，从而提高半导体存储芯片的利用效率及工作可靠性。

3、在一些实施例中，比较模块被配置为：根据第一预设数据按照预设编码规则生成初始数据，比较初始数据与目标数据，并根据比较结果判断是否存在数据传输异常，初始数据的字节位数与目标数据的字节位数关联。本实施例在根据第一预设数据按照预设编码规则生成字节位数与目标数据的字节位数关联的初始数据，以便于比较初始数据与目标数据中对应位数的数据是否相等，来获取比较结果，从而根据比较结果判断存储阵列是否存在数据传输异常，降低比较结果获取的复杂程度的同时，提高获取的比较结果的准确性。

4、在一些实施例中，初始数据的字节位数与目标数据的字节位数相等；比较模块还被配置为：逐位比较初始数据与目标数据的各位数据，若初始数据与目标数据的各位数据均相等，判定数据传输正常；反之，判定数据传输异常。通过设置初始数据的字节位数与目标数据的字节位数相等，并逐位比较初始数据与目标数据的各位数据，以生成比较结果，降低比较结果获取的复杂程度的同时，提高获取的比较结果的准确性。

5、在一些实施例中，第一预设数据的字节位数为n1；初始数据的字节位数为n2；外部数据传输模块包括预设数据传输模块，预设数据传输模块包括n2个预设数据传输单元；第一预设数据的各位数据分别经由对应的n3个预设数据传输单元与内部数据传输模块的输入端电连接；n3＝n2/n1；n1、n2与n3均为正整数。本实施例降低了根据第一预设数据向存储阵列写入初始数据的复杂度，同时降低了比较模块根据第一预设数据生成初始数据的复杂度。

6、在一些实施例中，使能信号包括写使能命令；预设数据传输单元包括第一门控反相器，第一门控反相器被配置为：输入端与对应的预留模式寄存器电连接，输出端与内部数据传输模块的输入端电连接，或经由通用数据传输模块与内部数据传输模块的输入端电连接，控制端接收写使能命令，用于响应写使能命令，根据接收的初始数据按照预设编码规则经由内部数据传输模块向存储阵列写入初始数据。

7、在一些实施例中，第一预设数据的任一位数据对应的n3个预设数据传输单元传输的数据相等，降低了电路结构的复杂度，以降低电路生产成本并提高电路工作的可靠性。

8、在一些实施例中，第一预设数据的至少两位数据对应的预设数据传输单元的数量不同，以提高编码规则的丰富度。

9、在一些实施例中，使能信号还包括写使能信号；外部数据传输模块还包括第一数据传输模块，第一数据传输模块包括与目标数据的字节位数相等的第一数据传输单元；第一数据传输单元被配置为：输入端与对应的数据总线电连接，输出端与内部数据传输模块电连接，或经由预设数据传输模块或通用数据传输模块与内部数据传输模块电连接，控制端接收写使能信号，用于响应写使能信号，根据对应的数据总线提供的数据向内部数据传输模块提供对应的数据。

10、在一些实施例中，第一数据传输单元包括第二门控反相器，第二门控反相器被配置为：输入端与对应的数据总线电连接，输出端与内部数据传输模块电连接，或经由预设数据传输模块或通用数据传输模块与内部数据传输模块电连接，控制端接收写使能信号，用于响应写使能信号，根据对应的数据总线提供的数据向内部数据传输模块提供对应的数据。

11、在一些实施例中，使能信号还包括低功耗写使能信号；外部数据传输模块还包括第二数据传输模块，第二数据传输模块包括与目标数据的字节位数相等的第二数据传输单元；第二数据传输单元被配置为：输入端与对应的低功耗数据线电连接，输出端与内部数据传输模块电连接，或经由预设数据传输模块或通用数据传输模块与内部数据传输模块电连接，控制端接收低功耗写使能信号，用于响应低功耗写使能信号，根据对应的低功耗数据线提供的数据向内部数据传输模块提供对应的数据。

12、在一些实施例中，第二数据传输单元包括第三门控反相器，第三门控反相器被配置为：输入端与对应的低功耗数据线电连接，输出端与内部数据传输模块电连接，或经由预设数据传输模块或通用数据传输模块与内部数据传输模块电连接，控制端接收低功耗写使能信号，用于响应低功耗写使能信号，根据对应的低功耗数据线提供的数据向内部数据传输模块提供对应的数据。

13、在一些实施例中，通用数据传输模块包括第一通用数据传输模块及第二通用数据传输模块，第一通用数据传输模块被配置为：第一输入端连接预设数据传输模块的输出端，输出端连接内部数据传输模块的输入端；第二通用数据传输模块被配置为：第一输入端连接第一数据传输模块的输出端，第二输入端连接第二数据传输模块的输出端，输出端连接第一通用数据传输模块的第二输入端。

14、在一些实施例中，第一通用数据传输模块包括第一反相器，预设数据传输模块经由第一反相器与内部数据传输模块电连接；及/或，第二通用数据传输模块包括第二反相器，第一数据传输模块经由第二反相器与第一反相器的输入端电连接。

15、在一些实施例中，预设数据传输单元还包括第三反相器，第三反相器被配置为：输入端连接第一门控反相器的输出端、第一数据传输单元的输出端及第二数据传输单元的输出端，输出端连接内部数据传输模块的输入端。

16、在一些实施例中，第一通用数据传输模块及/或第二通用数据传输模块位于存储阵列的内部。

17、在一些实施例中，内部数据传输模块包括与目标数据的字节位数相等的内部数据传输单元；内部数据传输单元包括第四反相器，第四反相器被配置为：输入端连接第一门控反相器的输出端、第二门控反相器的输出端及第三门控反相器的输出端，或连接第一反相器的输出端，或连接第三反相器的输出端，输出端连接存储阵列。

18、在一些实施例中，外部数据传输模块还包括读模块，读模块包括与初始数据的字节位数相等的读单元；读单元用于响应读命令从存储阵列读出目标数据并传输至比较模块。

19、在一些实施例中，读单元包括第四门控反相器及第五门控反相器，第四门控反相器被配置为：输入端与存储阵列电连接，控制端接收读命令；第五门控反相器，被配置为：输入端与第四门控反相器的输出端电连接，输出端与比较模块的输入端电连接，控制端接收读命令。

20、本公开实施例的另一方面提供了一种存储装置，包括存储阵列、模式寄存器，以及任一本公开实施例中的检测电路。

21、本公开实施例的再一方面提供了一种检测方法，包括：控制模式寄存器数据处理模块响应模式寄存器写使能命令向模式寄存器中预留模式寄存器写入第一预设数据；控制外部数据传输模块响应使能信号，根据第一预设数据按照预设编码规则经由内部数据传输模块向存储阵列写入初始数据，以及响应读命令从存储阵列读出目标数据；初始数据的字节位数大于第一预设数据的字节位数；比较第一预设数据与目标数据，根据比较结果判断是否存在数据传输异常，并将比较结果保存至模式寄存器中预设位置。

22、在一些实施例中，第一预设数据的字节位数为n1；初始数据的字节位数为n2；外部数据传输模块包括n2个预设数据传输单元；第一预设数据的各位数据分别经由对应的n3个预设数据传输单元与内部数据传输模块的输入端电连接；n3＝n2/n1；n1、n2与n3均为正整数。

23、在一些实施例中，第一预设数据的任一位数据对应的n3个预设数据传输单元传输的数据相等；或第一预设数据的至少两位数据对应的预设数据传输单元的数量不同。

24、于上述实施例中的存储装置或检测方法中，通过智能检测出存储阵列在数据传输过程中是否存在异常，并保存检测结果至模式寄存器中预设位置，便于根据模式寄存器中存储的检测结果分析存储阵列中失效位元，从而提高存储装置的利用效率及工作可靠性。