存储器装置和电子装置以及存储器装置的操作方法与流程

本公开的各方面涉及半导体装置，并且更具体地，涉及被配置为输出关于当执行存储器内处理时发生的错误的事件数据的存储器装置和电子装置，以及涉及存储器装置的操作方法。

背景技术：

1、一种随机存取存储器包括纠错码块。在对记录在存储器单元的数据执行可为存储器内处理(pim)操作的一部分的读操作的同时，纠错码块对数据执行错误校正。然而，纠错码块在对数据的错误校正中或对数据的错误校正期间可能失败。响应于纠错失败码，随机存取存储器向中央处理单元通知在pim操作期间发生或已发生错误。在这种情况下，中央处理单元可能无法快速地识别在pim操作中发生的错误。

2、另外，当在随机存取存储器中执行pim操作时，可发生各种类型的错误。在这种情况下，中央处理单元可能无法快速地识别各种类型的错误。因此，进行了向中央处理单元快速地报告错误的方法的研究。

技术实现思路

1、本公开的各方面提供了用于记录与当执行存储器内处理时发生的错误有关的数据和通过不同方案为主机提供指示是否存在错误数据的事件数据的存储器装置和电子装置以及存储器装置的操作方法。

2、根据一些实施例，一种存储器装置包括多个存储器芯片。多个存储器芯片中的每一个包括：多个存储器分块，它们中的每一个包括具有与多条字线和多条位线连接的多个存储器单元的存储器单元阵列、通过多条字线与存储器单元阵列连接的行解码器、通过多条位线与存储器单元阵列连接的读出放大器和写驱动器、以及与读出放大器和写驱动器连接的列解码器；多个纠错码块，其分别与多个存储器分块连接；逻辑电路，其与多个纠错码块连接，并且基于从主机接收的第一命令和第一地址对存储在多个存储器分块中的数据执行读操作；以及日志寄存器，其通过第一通道与逻辑电路连接。当存储器内处理(pim)指令集在接收第一命令和第一地址之前被存储时，逻辑电路被配置为执行pim命令执行操作。当发生与pim命令执行操作相关联的错误时，逻辑电路被配置为生成错误数据并且通过第一通道在日志寄存器记录错误数据。在第一操作模式中，逻辑电路被配置为响应于第二命令和第二地址将指示存在错误数据的事件数据通过第二通道输出至主机。在第二操作模式中，逻辑电路被配置为响应于错误数据的生成将错误数据通过第三通道输出至主机。

3、根据一些实施例，一种操作包括多个存储器芯片的存储器装置的方法，每个存储器芯片包括多个存储器单元，该方法包括：在存储器芯片中包括的逻辑电路处接收第一命令和第一地址；当在接收第一命令和第一地址之前存储器内处理(pim)指令集被存储在逻辑电路中时，在逻辑电路处基于第一地址生成pim地址；在逻辑电路处对多个存储器单元中的与pim地址对应的存储器单元的数据执行pim读操作；在逻辑电路处基于存储器单元的数据执行pim计算操作；当发生与第一地址、pim读操作和pim计算操作中的至少一个相关联的错误时，在逻辑电路处生成错误数据，并且通过第一通道将错误数据记录在日志寄存器；在第一操作模式中，在逻辑电路处，响应于第二命令和第二地址，将指示存在错误数据的事件数据通过第二通道输出至主机；以及在第二操作模式中，在逻辑电路处，响应于生成错误数据，将事件数据通过第三通道输出至主机。

4、根据一些实施例，一种电子装置包括：多个存储器装置；以及

5、存储器控制器，其被配置为从外部主机接收命令和地址并且被配置为将命令和地址传递至多个存储器装置。多个存储器装置中的每一个包括多个存储器芯片。多个存储器芯片中的每一个包括：多个存储器分块，并且其中多个存储器分块中的每一个包括具有与多条字线和多条位线连接的多个存储器单元的存储器单元阵列、通过多条字线与存储器单元阵列连接的行解码器、通过多条位线与存储器单元阵列连接的读出放大器和写驱动器、以及与读出放大器和写驱动器连接的列解码器；多个纠错码块，其分别与多个存储器分块连接；逻辑电路，其与多个纠错码块连接，并且基于从主机接收的命令和地址对存储在多个存储器分块中的数据执行读操作；以及日志寄存器，其通过第一通道与逻辑电路连接。当在接收命令和地址之前存储存储器内处理(pim)指令集时，逻辑电路被配置为执行pim命令执行操作。当发生与pim命令执行操作相关联的错误时，逻辑电路被配置为生成错误数据并且通过第一通道将错误数据记录在日志寄存器。在第一操作模式中，逻辑电路被配置为响应于第二命令和第二地址通过第二通道将指示存在错误数据的事件数据输出至主机。在第二操作模式中，逻辑电路被配置为响应于生成错误数据通过第三通道将事件数据输出至主机。

技术特征：

1.一种存储器装置，包括：

2.根据权利要求1所述的存储器装置，其中，所述逻辑电路包括地址生成器，

3.根据权利要求2所述的存储器装置，

4.根据权利要求2所述的存储器装置，其中，所述逻辑电路被配置为响应于确定在所述第一地址中存在错误来生成所述错误数据，使得所述错误数据包括地址错误，并且

5.根据权利要求2所述的存储器装置，其中，当未存储与所述第一命令和所述第一地址对应的存储器内处理指令集时，所述逻辑电路被配置为对与所述第一命令和所述第一地址对应的存储器单元的数据执行读操作，生成所述错误数据，使得所述错误数据包括存储器内处理指令集错误，并且

6.根据权利要求2所述的存储器装置，其中，所述逻辑电路被配置为响应于确定在寄存器文件中包括的多个寄存器中的与所述存储器内处理地址对应的寄存器中存在错误来生成所述错误数据，使得所述错误数据包括寄存器错误，并且

7.根据权利要求1所述的存储器装置，其中，所述逻辑电路被配置为响应于确定在所述第一地址中存在错误来生成包括地址错误的所述错误数据。

8.根据权利要求1所述的存储器装置，其中，当未存储与所述第一命令和所述第一地址对应的存储器内处理指令集时，所述逻辑电路被配置为对与所述第一命令和所述第一地址对应的存储器单元的数据执行读操作，并且生成包括存储器内处理指令集错误的所述错误数据。

9.根据权利要求1所述的存储器装置，其中，所述逻辑电路包括：

10.根据权利要求1所述的存储器装置，其中，在所述第二操作模式中，所述逻辑电路被配置为响应于生成所述错误数据而通过第三通道将所述错误数据输出至所述主机。

11.根据权利要求1所述的存储器装置，其中，所述逻辑电路包括地址生成器，

12.根据权利要求1所述的存储器装置，其中，所述逻辑电路被配置为响应于确定在所述第一地址中存在错误来生成所述错误数据，使得所述错误数据包括地址错误。

13.根据权利要求1所述的存储器装置，其中，当未存储与所述第一命令和所述第一地址对应的存储器内处理指令集时，所述逻辑电路被配置为对与所述第一命令和所述第一地址对应的存储器单元的数据执行所述读操作，并且生成所述错误数据，使得所述错误数据包括存储器内处理指令集错误。

14.一种操作包括多个存储器芯片的存储器装置的方法，每个存储器芯片包括多个存储器单元，所述方法包括：

15.根据权利要求14所述的方法，其中，在所述存储器内处理读操作的执行中，所述存储器芯片中包括的纠错码块生成纠错失败码，所述方法还包括：

16.根据权利要求14所述的方法，其中，在所述第一地址的接收中，所述逻辑电路确定在所述第一地址中存在错误，所述方法还包括：

17.根据权利要求14所述的方法，其中，在所述第一命令和所述第一地址的接收中，所述逻辑电路确定未存储与所述第一命令和所述第一地址对应的存储器内处理指令集，所述方法还包括：

18.根据权利要求14所述的方法，其中，执行所述存储器内处理读操作包括：对与所述存储器内处理地址对应的寄存器的数据执行读操作，并且

19.一种电子装置，包括：

20.根据权利要求19所述的电子装置，其中，所述逻辑电路包括地址生成器，

技术总结提供存储器装置、电子装置和存储器装置的操作方法。存储器装置包括多个存储器芯片。多个存储器芯片中的每一个包括多个存储器分块和基于从主机接收的第一命令和第一地址对存储在多个存储器分块中的数据执行读操作的逻辑电路。当在接收第一命令和第一地址之前存储有PIM指令集时，逻辑电路被配置为执行PIM命令执行操作。当发生与PIM命令执行操作相关联的错误时，逻辑电路被配置为生成错误数据，并且通过第一通道在日志寄存器记录错误数据。逻辑电路被配置为在第一操作模式下将指示存在错误数据的事件数据输出至主机。逻辑电路被配置为在第二操作模式中将错误数据输出至主机。技术研发人员：金炳浩,姜信行,李硕汉,金辉洙,孙教民受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/5/16