存储器设备的制作方法

本公开涉及存储器设备。

背景技术：

1、根据电子工业的发展，对电子元件的高功能化、更高的速度和缩小尺寸的要求正在增加。因此，为了提高存储器设备的集成度，配置存储器单元阵列的存储库的尺寸正在增加。同时，当存储库的尺寸增加时，用于驱动存储库的线路的长度也增加，这就增加了线路负载。存在随着负载的增加，数据传输速度也会下降的问题。因此，出现了提高存储器设备的性能的布置方法的必要性。

技术实现思路

1、本发明提供了半导体存储器设备，其能够减少用于操作的功耗。

2、本公开提供了半导体存储器设备，其在不增加半导体设备的尺寸的情况下执行高速操作。

3、根据一个实施例，存储器设备包括存储器单元阵列，所述存储器单元阵列包括连接到多个字线和多个位线的多个存储器单元；多个列选择线，所述多个列选择线各自延伸到所述存储器单元阵列上，包括第一部分和连接到所述第一部分的第二部分，并且被配置为传输列选择信号；多个位线感测放大器，所述多个位线感测放大器各自连接到所述多个位线中的位线，并且被配置为感测存储在所述多个存储器单元中的存储器单元中的数据；多个本地感测放大器，所述多个本地感测放大器各自被配置为通过连接到多个本地列选择线中的本地列选择线的列选择晶体管从所述位线感测放大器中的一个输出所感测的数据；控制逻辑电路，所述控制逻辑电路被配置为产生指示所述多个字线中的激活字线的行地址信号和指示所述多个位线中的激活位线的列地址信号；以及列译码器，所述列译码器被配置为基于所述列地址信号激活所述多个列选择线中的列选择线；以及多个第一中继器，所述多个第一中继器连接到所述列选择线中的每一个并且每个被配置为响应中继器选择信号而激活所述多个本地列选择线中的本地列选择线，使得对应的一个或多个列选择晶体管被激活。所述控制逻辑电路进一步被配置为基于所述行地址信号产生所述中继器选择信号。

4、根据一个实施例，存储器设备包括存储器单元阵列，其被划分成在第一方向上延伸的多个存储块，沿与所述第一方向相交的第二方向设置，并包括多个字线、多个位线以及连接到所述多个字线和所述多个位线的多个存储器单元；多个列选择线，其在所述第二方向上延伸并包括在所述第一方向上交替设置的奇数列选择线和偶数列选择线；以及多个位线感测放大器，每个位线感测放大器连接到所述多个位线中的位线，包括连接到所述位线的列选择晶体管，并被配置为感测存储在所述多个存储器单元中的存储器单元中的数据，并通过所述列选择晶体管将所述感测到的数据传输到本地输入和输出线，所述多个位线感测放大器包括：多个第一位线感测放大器，其连接到所述多个存储块中的第一存储块中所包括的所述多个位线中的多个第一位线，并且通常连接到所述偶数列选择线中的一个偶数列选择线；以及多个第二位线感测放大器，其连接到所述第一存储块中所包括的所述多个位线中的多个第二位线，并且通常连接到所述奇数列选择线中的一个奇数列选择线。所述多个第一位线感测放大器设置在所述第一方向上的所述偶数列选择线中的每一个的一侧处，并且所述多个第二位线感测放大器设置在所述第一方向上的所述奇数列选择线中的每一个的另一侧处。

5、根据一个实施例，存储器设备包括存储器单元阵列，其被划分成多个存储块，每个存储块在第一方向上延伸并在与所述第一方向相交的第二方向上相互隔开，所述存储器单元阵列包括连接到多个字线和多个位线的多个存储器单元；控制逻辑电路，所述控制逻辑电路被配置为产生指示所述多个字线中的激活字线的行地址信号和指示所述多个位线中的激活位线的列地址信号；多个全局列选择线，其在所述第二方向上延伸；多个本地列选择线，每个本地列选择线包括在所述第二方向上延伸的第一部分和在所述第一方向上延伸的第二部分，并从所述多个本地列选择线中的每一个的所述第一部分分出；列译码器，其被配置为响应于所述列地址信号激活所述多个全局列选择线中的全局列选择线；多个位线感测放大器，每个位线感测放大器连接到所述多个位线中的位线，包括连接到所述多个本地列选择线中的本地列选择线的列选择晶体管，并被配置为感测存储在所述多个存储器单元中的储存器单元中的数据，并通过所述列选择晶体管将所感测的数据传输到本地输入和输出线。所述多个全局列选择线中的每一个由设置在所述存储器单元阵列上方的上部金属形成，并且所述多个本地列选择线中的每一个由设置在所述存储器单元阵列下方的下部金属形成。

技术特征：

1.一种存储器设备，包括：

2.根据权利要求1所述的存储器设备，其中所述列选择线中每一个的第一部分由设置在所述存储器单元阵列上方的上部金属形成，并且所述列选择线中每一个的第二部分由设置在所述存储器单元阵列下方的下部金属形成。

3.根据权利要求1所述的存储器设备，其中所述多个第一中继器中的每一个包括连接到所述列选择线中的每一个的第一部分的输入端和连接到所述多个本地列选择线中的每一个的输出端，并被配置为放大输入到所述输入端的所述列选择信号并将所述放大的信号传输到所述本地列选择线。

4.根据权利要求3所述的存储器设备，其中所述多个第一中继器中的每一个包括被配置为响应于所述中继器选择信号而放大所述列选择信号的第一晶体管，并且

5.根据权利要求4所述的存储器设备，其中：

6.根据权利要求1所述的存储器设备，其中：

7.根据权利要求1所述的存储器设备，其中所述存储器单元阵列包括沿第一方向延伸并在第二方向上相互间隔的多个存储块，每个存储块包括多个子阵列块，每个子阵列块包括所述多个字线中的第一组字线，并且

8.根据权利要求7所述的存储器设备，其中所述多个第一中继器中的一些设置在所述第二方向的所述第一子阵列块和第二子阵列块之间。

9.根据权利要求1所述的存储器设备，还包括：

10.一种存储器设备，包括：

11.根据权利要求10所述的存储器设备，其中：

12.根据权利要求11所述的存储器设备，其中所述多个第一位线感测放大器和所述多个第二位线感测放大器位于与所述外围衬底的所述多个第一位线重叠的区域中。

13.根据权利要求12所述的存储器设备，还包括：

14.根据权利要求13所述的存储器设备，其中所述多个存储块中的每一个包括多个子阵列块，每个子阵列块包括所述多个字线中的第一组字线，并且

15.根据权利要求10所述的存储器设备，其中所述多个列选择线中的每一个包括在所述第二方向上延伸的第一部分和在所述第一方向上延伸的第二部分，并且

16.一种存储器设备，包括：

17.根据权利要求16所述的存储器设备，还包括：

18.根据权利要求17所述的存储器设备，其中所述多个本地译码器位于所述存储器单元阵列的下方。

19.根据权利要求17所述的存储器设备，其中所述存储块中的每一个包括多个子阵列块，每个子阵列块包括所述多个字线中的第一组字线，

20.根据权利要求19所述的存储器设备，其中所述多个本地译码器中的每一个位于所述第二方向的两个相邻的子阵列块之间。

技术总结一种存储器设备包括存储器单元阵列，所述存储器单元阵列包括多个字线和多个位线；多个列选择线，所述多个列选择线延伸到所述存储器单元阵列上并且包括所述存储器单元阵列的第一部分和连接到所述第一部分的第二部分；多个位线感测放大器，每个位线感测放大器连接到位线并且被配置为感测存储在存储器单元中的数据；多个本地感测放大器，每个本地感测放大器被配置为通过连接到本地列选择线的列选择晶体管来从所述位线感测放大器中的一个输出所感测的数据；控制逻辑电路，所述控制逻辑电路产生指示激活字线的行地址信号和指示激活位线的列地址信号；以及列译码器，所述列译码器基于所述列地址信号激活列选择线。技术研发人员：李承俊,徐宁焄,李昊锡受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/5/16