一种存储电路结构、存储器、存储系统及字线自升压方法与流程

本发明涉及半导体集成电路，具体为一种存储电路结构、存储器、存储系统及字线自升压方法。

背景技术：

1、铁电存储器的存储单元由nmos管和铁电电容构成，其中nmos管的作用为单管传输门，而单管传输门传输信号会有阈值损失，例如nmos单管传输门的栅极接电源vcc时，源漏端能够传输的信号电压最大只能达到vcc-vt，vt为nmos管的阈值电压。如此的话，铁电电容与nmos管相连接的一端的电压最大只能达到vcc-vt，在铁电电容另一端的电压能达到vcc的情况下，与nmos管相连接的一端将难以达到矫顽电压，从而使得数据难以成功写入。为了消除阈值损失，需要为存储器设计字线(wl)升压电路，将存储单元的wl电压提升至vcc+vt以上，使得存储单元中的nmos管可以传输接近vcc的电压，同时，vcc+vt电压也未达到存储单元中的nmos管的栅极击穿电压。

2、然而在现有存储单元的字线升压电路的设计中，一般都是使用电荷泵(chargepump)或者升压电路(boost)产生高电压。电荷泵是利用电容的充放电特性和开关元件的开启和关闭来实现升压。升压电路一般是利用电容的输入端信号从低电压到高电平变化的瞬间使输出端电压有一个瞬时的增量，然后利用稳压二极管进行钳位使输出电压维持在被提升的电压保持不变。这两种方法的主要问题是：①复杂性：电荷泵和升压电路设计相对复杂，需要精确的电路设计和调整参数才能实现合适的升压效果；②增加芯片面积：设计电路必然需要使用到相关电路器件，使芯片面积增加；③在存储器工作中，这两种电路都会有字线寄生电阻和寄生电容组成的rc电路使信号延迟的问题。

3、因此，急需为存储器设计一种字线自升压方法，以实现提高存储器的速度、减小电子芯片面积的目标。

技术实现思路

1、本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本技术的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。

2、鉴于现有技术中存在的问题，提出了本发明。

3、因此，本发明的第一个目的是提供一种存储电路结构，通过驱动单元将提升的电压通过与同一条字线连接的未被选择存储单元耦合到字线，没有通过另外设计升压电路即可实现字线自升压，这很大程度上减少了芯片面积。

4、为解决上述技术问题，本发明提供如下技术方案：一种存储电路结构，其包括，存储单元，其设置有多个，并统一连接在一行字线上，各个存储单元包括一个开关元件以及与其相连的一个存储元件；以及，驱动单元，所述驱动单元分别与连接在同一条字线上的各个所述存储单元的存储元件相连。

5、作为本发明所述的存储电路结构的一种优选方案，其中：所述驱动单元采用反相器，其两端分别为输入端和输出端；所述反相器能够将其输入端所在线路的低电平驱动至输出端所在线路的高电平。

6、作为本发明所述的存储电路结构的一种优选方案，其中：各个所述存储元件还连接有一个对应的板线；

7、所述驱动单元设置有多个，其分别通过各个存储元件的板线与对应的存储元件进行连接。

8、作为本发明所述的存储电路结构的一种优选方案，其中：各个所述存储单元还连接有一个对应的位线；

9、各个所述存储单元通过所述开关元件与对应的位线进行连接。

10、作为本发明所述的存储电路结构的一种优选方案，其中：所述开关元件采用nmos管，各个所述开关元件的栅极均连接至同一条字线，各个所述开关元件的源极与对应的位线进行连接，各个所述开关元件的漏极与位于同一个存储单元的存储元件进行连接。

11、作为本发明所述的存储电路结构的一种优选方案，其中：所述存储元件采用铁电电容，各个所述存储元件的一端与位于同一个存储单元的开关元件的漏极进行连接，各个所述存储元件的另一端连接一个对应的板线。

12、本发明的第二个目的是提供一种包括所述存储电路结构的存储器，其能够符合成熟设计规则的同时，利用交错的容器布局方式提高存储密度。

13、为解决上述技术问题，本发明提供如下技术方案：一种包括所述存储电路结构的存储器，具体包括，字线，其具有互相平行的m条，m为大于1的自然数；位线，其具有互相平行的n条，n为大于1的自然数；所述存储器包括对应于m条字线的m组所述存储电路结构，各个所述存储电路结构通过其各个开关元件依次连接在相应的字线上；所述存储电路结构中包括n个开关元件及其对应的存储元件，且各个开关元件依次连接在对应的位线上。

14、作为本发明所述的存储器的一种优选方案，其中：所述各行字线上分别设置有一个对应的稳压元件，用于维持其所在字线的电压稳定。

15、本发明的第三个目的是提供一种包括所述存储器的存储系统，具体包括：行解码单元，与所述存储器的各行字线的一端进行连接；感应放大单元，各个位线的一端分别连接有一个对应的感应放大单元；列多路复用器，与各个感应放大单元进行连接；信号读写单元，包括写入驱动器和读取驱动器，两者均与所述列多路复用器连接；信号传送单元，与所述写入驱动器和读取驱动器分别连接，所述信号传送单元能够通过所述写入驱动器向所述列多路复用器传输信号，所述读取驱动器能够接收来自所述列多路复用器的信号。

16、本发明的第四个目的是提供一种升压电路构造方法，其包括：通过连接在同一条字线上的多个存储单元的板线一端上设置升压线路，使得所述升压线路能够统一连接该字线上的各个存储单元；在所述升压线路上设置驱动单元，用于选择性地对该字线上的多个存储单元进行升压。

17、本发明的第五个目的是提供一种字线自升压方法，在存储器进行写“1”操作时，控制其他没有被选择的板线从低电平驱动到高电平，方法简单有效。

18、为解决上述技术问题，本发明提供如下技术方案：一种字线自升压方法，其包括：连接在同一条字线上的各个存储单元的板线均连接一个反相器；当对任意被选择存储单元进行写操作时，将未被选择存储单元连接的反相器的输入端所在线路的低电平驱动至输出端所在线路的高电平；所述驱动的瞬间，所述未被选择存储单元将提升的电压通过与同一条字线连接的所述未被选择存储单元的开关元件耦合到所述字线，实现字线自升压，进而增大所述被选择存储单元的字线电压。

19、作为本发明所述的字线自升压方法的一种优选方案，其中：所述当对任意被选择存储单元进行写“1”操作时，先将所述被选择存储单元连接的位线连接到高电平，将所述被选择存储单元连接的板线连接到低电平，再将连接在同一条字线上的未被选择存储单元连接的反相器的输入端所在线路的低电平驱动至输出端所在线路的高电平。

20、作为本发明所述的字线自升压方法的一种优选方案，其中：连接在同一条字线上的未被选择存储单元连接的反相器的输入端所在线路的低电平驱动至输出端所在线路的高电平的瞬间，由于所述未被选择存储单元的开关元件的源漏极与栅极之间存在寄生电容，所述未被选择存储单元会将提升的电压通过与同一条字线连接的所述未被选择存储单元的开关元件耦合到所述字线，实现字线自升压。

21、本发明的有益效果为：本发明提供的一种存储电路结构、存储器、存储系统及字线自升压方法，利用未被选择存储单元的开关元件的源漏极与栅极之间的寄生电容，将提升的电压通过与同一条字线连接的未被选择存储单元的开关元件耦合到字线，实现字线自升压，没有通过另外设计电路实现升压，这很大程度上减少了芯片面积；且本发明使用的字线升压方法只需在存储器进行写“1”操作时，控制其他没有被选择的板线从低电平驱动到高电平，方法简单有效。此外，相较于现有技术通过电荷泵或升压电路设计字线升压电路的方法，本发明克服了寄生的rc电路使信号发生延时的问题。