存储器的读取方法、存储器、存储器系统及电子设备与流程

本公开涉及存储，尤其涉及一种存储器的读取方法、存储器、存储器系统及电子设备。

背景技术：

1、缓存读取是一种管道式读取，其允许从页面缓存器中读取一个页(page)，同时从存储器阵列读取另一个页(page)。存储器可以在当前读取完成之前获取下一个缓存读取地址。但是，通常缓存读取操作中，每个页的读取都是完全独立的，使得读取时间较长，增加了读取时的功耗。

技术实现思路

1、本公开的实施例提供一种存储器的读取方法、存储器、存储器系统及电子设备，旨在解决对存储器进行缓存读取时，读取时间长、增加了功耗的问题。

2、为达到上述目的，本公开的实施例采用如下技术方案：

3、一方面，提供了一种存储器的缓存读取方法，该方法在获取到第一读取请求指令后，先向第一读取请求指令中的第一字线地址对应的字线施加第一读取电压；然后检测获取的第二读取请求指令，并在该第二读取请求指令包含的第二字线地址与第一字线地址相同时，在第一读取电压施加结束后后，向第一字线地址对应的字线施加第二读取电压。其中，上述存储器可以是二维存储器，也可以是三维存储器。当第二字线地址与第一字线地址相同时，可以直接在第一读取电压施加结束后继续向第一字线地址施加第二读取电压，无需将第一读取电压恢复至低电平后再施加预脉冲电压，然后再施加第二读取电压，从而降低了字线相同的情况下的读取时长和功耗。

4、在一些实施例中，第一读取请求指令还包含第一串地址，第二请求指令还包含第二串地址。在向第一字线地址对应的字线施加第二读取电压之前，上述方法还包括：确定第二串地址与第一串地址相同。基于此，当第二字线地址与第一字线地址相同，且第二串地址与第一串地址相同时，可以直接向第一字线施加第二读取电压，降低了字线地址相同且串地址相同的情况下的读取时长和功耗。

5、在一些实施例中，第一读取请求指令还包含第一串地址；第二读取请求指令还包含第二串地址；向第一字线地址对应的字线施加第二读取电压之前，上述方法还包括：当第二串地址与控制器第一串地址不同时，将第一串地址对应的顶部选择管关断，将第二串地址对应的顶部选择管导通。基于此，能够在两次读取请求指令中的字线地址相同，串地址不同时，及时切换第二串地址对应的顶部选择管，然后直接向第一字线地址施加第二读取电压，从而降低字线地址相同但串地址不同时的读取时长和功耗。

6、在一些实施例中，第一串地址和第二串地址为连续的地址或者随机的地址。在对存储器进行读取时，可以按照顺序缓存读取或者随机缓存读取的方式进行，当前后两次读取请求指令对应的字线地址相同时，采用顺序缓存读取的串地址是连续的；采用随机缓存读取的串地址是随机的，即可能是连续的也可能是随机的。本公开提供的读取方法在第二字线地址与第一字线地址相同时，无论前后两次读取请求指令对应的串地址是连续的还是随机的，均可以在第一读取电压施加结束后，继续向第一字线地址对应的字线施加第二读取电压，从而降低同一字线的读取时长和功耗。

7、在一些实施例中，当第二读取请求指令中的第二字线地址与第一字线地址不同时，可以在第一读取电压施加结束后，将向第一字线地址对应的字线施加的电压恢复至低电平；然后向第二字线地址对应的字线施加预脉冲电压；最后在预脉冲电压施加结束后，向第二字线地址对应的字线施加第二读取电压，从而在前后两次读取请求指令对应的字线地址不同时，通过输入预脉冲电压的方式降低热载流子注入现象的影响，延长存储器的使用寿命。

8、在一些实施例中，若未检测到第二读取请求指令，则在第一读取电压施加结束后，将第一字线地址对应的字线施加的电压恢复至低电平。基于此，在第一读取电压施加过程中就可以先检测是否有新的读取请求指令，若未检测到新的读取请求指令，则在第一读取电压施加结束后将施加在第一字线地址对应的字线上施加的电压恢复至低电平，结束读取流程；该方法与现有的先将读取电压恢复至低电平，再检测是否有新的读取请求指令相比，可以进一步减少读取的时长。

9、在一些实施例中，向第一字线地址对应的字线施加第一读取电压之前，上述方法还包括：向第一字线地址对应的字线施加预脉冲电压。基于此，当第一字线地址对应的字线是第一次被读取时，可以通过输入预脉冲电压的方式降低热载流子注入现象的影响，延长存储器的使用寿命。

10、在一些实施例中，第一读取请求指令用于读取第一页；第二读取请求指令用于读取第二页；第一读取电压包括读取第一页时的多个电压；第二读取电压包括读取所述第二页时的多个电压。基于此，当前后两次读取请求指令对应的页相邻时，可以在第一页读取电压施加结束后继续施加第二页的读取电压，减少将读取电压恢复至低电平和预充电过程，从而减少读取的时间和功耗。

11、在一些实施例中，在第一读取电压施加结束后，向第一字线地址对应的字线施加第二读取电压之前，无需将向第一字线地址对应的字线施加的电压恢复至低电平后再施加预脉冲电压。

12、另一方面，提供了一种存储器，该存储器包括存储器阵列和外围电路。其中，存储器阵列包括多个字线和多个位线；外围电路耦合到多个字线和多个位线。外围电路被配置为：

13、向第一读取请求指令中的第一字线地址对应的字线施加第一读取电压；

14、检测获取的第二读取请求指令；

15、当第二读取请求指令包含的第二字线地址与第一字线地址相同时，在第一读取电压施加结束后，向第一字线地址对应的字线施加第二读取电压。

16、在一些实施例中，外围电路包括控制逻辑电路和电压发生器。其中，控制逻辑电路用于接收第一读取请求指令，并控制电压发生器向第一读取请求指令中的第一字线地址对应的字线施加第一读取电压；以及，检测获取的第二读取请求指令；当第二读取请求指令包含的第二字线地址与第一字线地址相同时，在第一读取电压施加结束后，控制所电压发生器向第一字线地址对应的字线施加第二读取电压。

17、在一些实施例中，第一读取请求指令还包含第一串地址；第二读取请求指令还包含第二串地址。在第一读取电压施加结束后，控制电压发生器向第一字线地址对应的字线施加第二读取电压之前，控制逻辑电路还用于确定第二串地址与第一串地址相同。

18、在一些实施例中，第一读取请求指令还包含第一串地址；第二读取请求指令还包含第二串地址。控制电压发生器向第一字线地址对应的字线施加第二读取电压之前，控制逻辑电路还用于：当第二串地址与第一串地址不同时，控制电压发生器将第一串地址对应的顶部选择管关断，并将第二串地址对应的顶部选择管导通。

19、在一些实施例中，第一串地址和第二串地址为连续的地址或者随机的地址。

20、在一些实施例中，控制逻辑电路还用于：当第二读取请求指令中的第二字线地址与第一字线地址不同时，在第一读取电压施加结束后，控制电压发生器将第一字线地址对应的字线施加的电压恢复至低电平。然后，控制电压发生器向第二字线地址对应的字线施加预脉冲电压；并在预脉冲电压施加结束后，向第二字线地址对应的字线施加第二读取电压。

21、在一些实施例中，控制逻辑电路还用于：若未检测到第二读取请求指令，则在第一读取电压施加结束后，将第一字线地址对应的字线施加的电压恢复至低电平。

22、在一些实施例中，控制电压发生器向第一字线地址对应的字线施加第一读取电压之前，控制逻辑电路还用于：控制电压发生器向第一字线地址对应的字线施加预脉冲电压。

23、在一些实施例中，第一读取请求指令用于读取第一页；第二读取请求指令用于读取第二页；第一读取电压包括读取第一页时的多个电压；第二读取电压包括读取第二页时的多个电压。

24、又一方面，提供了一种存储器的读取方法，包括：在选中字线上施加读取电压，并在未选中字线上施加导通电压；其中，读取电压包括第一读取电压和第二读取电压。第二读取电压在第一读取电压施加结束后施加，且第二读取电压与第一读取电压相邻。

25、在一些实施例中，第一读取电压用于读取第一页；第二读取电压用于读取第二页，并且第一页与第二页相邻。

26、在一些实施例中，第一读取电压施加结束后，在选中字线上施加第二读取电压之前，无需将在选中字线上施加的电压恢复至低电平后再施加预脉冲电压。

27、在一些实施例中，在选中字线上施加读取电压的过程中，在未选中字线上施加的导通电压保持不变。

28、又一方面，提供了一种存储器，该存储器包括存储器阵列和外围电路。其中，存储器阵列包括多个字线和多个位线。外围电路耦合到多个字线以及多个位线。外围电路被配置为：在存储器阵列的选中字线上施加读取电压，并在未选中字线上施加导通电压；其中，读取电压包括第一读取电压和第二读取电压；第二读取电压在第一读取电压施加结束后施加，且第二读取电压与第一读取电压相邻。

29、在一些实施例中，第一读取电压用于读取第一页；第二读取电压用于读取第二页；第一页与第二页相邻。

30、在一些实施例中，在第一读取电压施加结束后，向选中字线上施加第二读取电压之前，无需将向选中字线上施加的电压恢复至低电平后再施加预脉冲电压。

31、在一些实施例中，在存储器阵列的选中字线上施加读取电压的过程中，在未选中字线上施加的导通电压保持不变。

32、又一方面，提供了一种存储系统，该存储系统包括存储器和控制器。其中，存储器为上述任一方面中的存储器。控制器耦合至存储器，以控制存储器读取数据。

33、又一方面，提供了一种电子设备，该电子设备包括上述的存储系统。

34、可以理解的，本公开的上述实施例提供的存储器、存储系统及电子设备，其所能达到的有益效果可参考上文第一方面中存储器的读取方法的有益效果，此处不再赘述。