存储器器件及其制造方法、存储器系统与流程

本申请涉及半导体，更具体地，涉及存储器器件及其制造方法、存储器系统。

背景技术：

1、随着存储器器件(例如，3d nand存储器)中堆叠层数的增加，在实现相同存储容量的情况下，存储单元阵列芯片所需要的面积随之减小。然而为实现操作更多的存储单元，需要更大面积的外围电路芯片。外围电路芯片面积增加的需求成为存储器器件整体尺寸减小的瓶颈。

技术实现思路

1、本申请提供了一种可至少部分解决相关技术中存在的上述问题或其他技术问题的存储器器件及其制造方法、存储器系统。

2、本申请第一方面提供了一种存储器器件，该存储器器件包括存储单元阵列芯片；第一外围电路芯片；以及第二外围电路芯片；第一外围电路芯片连接于存储单元阵列芯片与第二外围电路芯片之间，第一外围电路芯片和第二外围电路芯片分别设置有第一外围电路和第二外围电路，第一外围电路和第二外围电路中的至少之一包括页缓冲器，页缓冲器中的高压页缓冲电路和低压页缓冲电路共同设置于第一外围电路芯片中，或者第二外围电路芯片中。

3、在一些实施方式中，第一外围电路和第二外围电路中的至少之一还包括字线驱动器，字线驱动器设置于第一外围电路芯片和第二外围电路芯片中的未设置有页缓冲器的一个中。

4、在一些实施方式中，第一外围电路芯片包括：第一衬底；以及晶体管，设置于第一衬底上，包括有源区；以及第一沟槽隔离结构，在第一衬底中延伸，并围绕有源区设置；其中，存储器器件还包括贯穿触点，贯穿触点穿过第一沟槽隔离结构和第一衬底与第二外围电路连接。

5、在一些实施方式中，第一外围电路芯片包括：第一衬底；多个阱区，间隔地设置于第一衬底上；以及第二沟槽隔离结构，设置于相邻的阱区之间，且在第一衬底中延伸；其中，存储器器件还包括贯穿触点，贯穿触点穿过第二沟槽隔离结构和第一衬底与第二外围电路连接。

6、在一些实施方式中，存储单元阵列芯片包括阶梯区和核心区，阶梯区位于核心区两侧或者核心区位于阶梯区两侧，其中，页缓冲器与核心区对应，字线驱动器与阶梯区对应。

7、在一些实施方式中，第二外围电路芯片包括第二衬底，第一衬底的厚度小于第二衬底的厚度。

8、本申请第二方面还提供了一种存储器器件，该存储器器件包括存储单元阵列芯片；第一外围电路芯片；以及第二外围电路芯片；其中，第一外围电路芯片连接于存储单元阵列芯片与第二外围电路芯片之间，第一外围电路芯片包括第一衬底和沟槽隔离结构，沟槽隔离结构在第一衬底中延伸，存储器器件还包括穿过沟槽隔离结构和第一衬底的贯穿触点，贯穿触点与第二外围电路芯片中的第二外围电路连接。

9、在一些实施方式中，第一外围电路芯片还包括：晶体管，设置于第一衬底上，包括有源区；其中，沟槽隔离结构包括第一沟槽隔离结构，第一沟槽隔离结构在第一衬底中延伸，并围绕有源区设置。在一些实施方式中，第一外围电路芯片和第二外围电路芯片分别设置有第一外围电路和第二外围电路，第一外围电路和第二外围电路中的至少之一包括字线驱动器，字线驱动器中的第一子字线驱动电路设置于第一外围电路芯片中，字线驱动器中的第二子字线驱动电路设置于第二外围电路芯片中。

10、在一些实施方式中，第一外围电路芯片还包括：多个阱区，间隔地设置于第一衬底中；其中，沟槽隔离结构包括第二沟槽隔离结构，第二沟槽隔离结构在第一衬底中延伸，并设置于相邻的阱区之间。在一些实施方式中，第一外围电路芯片和第二外围电路芯片分别设置有第一外围电路和第二外围电路，第一外围电路和第二外围电路中的至少之一包括页缓冲器，页缓冲器中的低压页缓冲电路设置于第一外围电路芯片中，页缓冲器中的高压页缓冲电路设置于第二外围电路芯片中。

11、在一些实施方式中，存储单元阵列芯片包括阶梯区和核心区，阶梯区位于核心区两侧或者核心区位于阶梯区两侧，其中，第一外围电路芯片和第二外围电路芯片分别设置有第一外围电路和第二外围电路，第一外围电路和第二外围电路中的至少之一包括页缓冲器和字线驱动器，页缓冲器与核心区对应，字线驱动器与阶梯区对应。

12、本申请第三方面提供了一种存储器系统，该存储器系统包括：至少一个上文提及的存储器器件；以及存储控制器，与存储器器件电连接，用于控制存储器器件。

13、本申请第四方面提供了一种存储器器件的制造方法，该制造方法包括：在第二衬底上形成第二外围电路，以形成第二外围电路芯片；将第一衬底与第二外围电路芯片连接，并在第一衬底上形成第一外围电路，以形成第一外围电路芯片；形成存储单元阵列芯片；以及将存储单元阵列芯片与第一外围电路芯片连接；其中，第一外围电路芯片和第二外围电路芯片分别设置有第一外围电路和第二外围电路，第一外围电路和第二外围电路中的至少之一包括页缓冲器，页缓冲器的高压页缓冲电路和低压页缓冲电路共同地形成于第一外围电路中，或者第二外围电路中。

14、在一些实施方式中，第一外围电路和第二外围电路中的至少之一还包括字线驱动器，该方法还包括：在第一外围电路和第二外围电路中的未形成有页缓冲器的一个中形成字线驱动器。

15、在一些实施方式中，将第一衬底与第二外围电路芯片连接之后，该方法还包括：减薄第一衬底；形成在第一衬底中延伸的沟槽隔离结构；以及形成穿过沟槽隔离结构和第一衬底并与第二外围电路连接的贯穿触点。

16、本申请第五方面还提供了一种存储器器件的制造方法，该制造方法包括：在第二衬底上形成第二外围电路，以形成第二外围电路芯片；将第一衬底与第二外围电路芯片连接，并形成在第一衬底中延伸的沟槽隔离结构，以及穿过沟槽隔离结构和第一衬底并与第二外围电路连接的贯穿触点；在第一衬底上形成第一外围电路，以形成第一外围电路芯片；形成存储单元阵列芯片；以及将存储单元阵列芯片与第一外围电路芯片连接。

17、在一些实施方式中，第一衬底上包括有源区，形成沟槽隔离结构和形成贯穿触点包括：形成围绕有源区并在第一衬底中延伸的第一沟槽隔离结构；以及形成穿过第一沟槽隔离结构和第一衬底的贯穿触点。

18、在一些实施方式中，第一衬底包括间隔的多个阱区，形成沟槽隔离结构和形成贯穿触点包括：形成位于相邻的阱区之间且在第一衬底中延伸中的第二沟槽隔离结构；以及形成穿过第二沟槽隔离结构和第一衬底的贯穿触点。

19、在一些实施方式中，将第一衬底与第二外围电路芯片连接之后，该方法还包括：减薄第一衬底。

技术特征：

1.一种存储器器件，其特征在于，包括：

2.根据权利要求1所述的存储器器件，其中，所述第一外围电路和所述第二外围电路中的至少之一还包括字线驱动器，所述字线驱动器设置于所述第一外围电路芯片和所述第二外围电路芯片中的未设置有所述页缓冲器的一个中。

3.根据权利要求1所述的存储器器件，其中，所述第一外围电路芯片包括：

4.根据权利要求1所述的存储器器件，其中，所述第一外围电路芯片包括：

5.根据权利要求2所述的存储器器件，所述存储单元阵列芯片包括阶梯区和核心区，所述阶梯区位于所述核心区两侧或者所述核心区位于所述阶梯区两侧，其中，所述页缓冲器与所述核心区对应，所述字线驱动器与所述阶梯区对应。

6.根据权利要求3或4所述的存储器器件，其中，所述第二外围电路芯片包括第二衬底，所述第一衬底的厚度小于所述第二衬底的厚度。

7.一种存储器器件，其特征在于，包括：

8.根据权利要求7所述的存储器器件，其中，所述第一外围电路芯片还包括：

9.根据权利要求8所述的存储器器件，其中，所述第一外围电路芯片和所述第二外围电路芯片分别设置有第一外围电路和第二外围电路，所述第一外围电路和所述第二外围电路中至少之一包括字线驱动器，所述字线驱动器中的第一子字线驱动电路设置于所述第一外围电路芯片中，所述字线驱动器中的第二子字线驱动电路设置于所述第二外围电路芯片中。

10.根据权利要求7所述的存储器器件，其中，所述第一外围电路芯片还包括：

11.根据权利要求10所述的存储器器件，其中，所述第一外围电路芯片和所述第二外围电路芯片分别设置有第一外围电路和第二外围电路，所述第一外围电路和所述第二外围电路中的至少之一包括页缓冲器，所述页缓冲器中的低压页缓冲电路设置于所述第一外围电路芯片中，所述页缓冲器中的高压页缓冲电路设置于所述第二外围电路芯片中。

12.根据权利要求7所述的存储器器件，其中，所述存储单元阵列芯片包括阶梯区和核心区，所述阶梯区位于所述核心区两侧或者所述核心区位于所述阶梯区两侧，

13.一种存储器系统，其特征在于，包括：

14.一种存储器器件的制造方法，其特征在于，包括：

15.根据权利要求14所述的制造方法，其中，所述第一外围电路和所述第二外围电路中的至少之一还包括字线驱动器，所述方法还包括：

16.根据权利要求14所述的制造方法，其中，将第一衬底与所述第二外围电路芯片连接之后，所述方法还包括：

17.一种存储器器件的制造方法，其特征在于，包括：

18.根据权利要求17所述的制造方法，其中，所述第一衬底上包括有源区，形成沟槽隔离结构和形成贯穿触点包括：

19.根据权利要求17所述的制造方法，其中，所述第一衬底包括间隔的多个阱区，形成沟槽隔离结构和形成贯穿触点包括：

20.根据权利要求17所述的制造方法，其中，将所述第一衬底与所述第二外围电路芯片连接之后，所述方法还包括：

技术总结本申请提供一种存储器器件及其制造方法、存储器系统。存储器器件包括存储单元阵列芯片；第一外围电路芯片；以及第二外围电路芯片；其中，第一外围电路芯片连接于存储单元阵列芯片与第二外围电路芯片之间，第一外围电路芯片和第二外围电路芯片分别设置有第一外围电路和第二外围电路，第一外围电路和第二外围电路中的至少之一包括页缓冲器，页缓冲器中的高压页缓冲电路和低压页缓冲电路共同设置于第一外围电路芯片中，或者第二外围电路芯片中。技术研发人员：陈亮,刘威,贾彩艳受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/6/13