存储器装置和存储器装置的擦除方法与流程

本公开涉及半导体装置，并且更具体地，涉及具有三维结构的存储器装置以及操作存储器装置的方法。

背景技术：

1、存储器装置通常用于存储数据，并且可被分类为易失性存储器装置和非易失性存储器装置。作为非易失性存储器装置的示例的闪存装置可被用在移动电话、数码相机、个人数字助理(pda)、移动计算机装置、固定计算机装置和其他装置中。随着信息通信装置的多功能性的最新趋势，存在对具有高容量和高集成密度的存储器装置的需求。因此，已经提出了包括沿垂直方向堆叠在基底上的多条字线的三维(3d)非易失性存储器装置。最近，已经对这种3d非易失性存储器装置进行了对栅极诱导漏极泄漏(gidl)擦除方案的研究。这种gidl擦除方案可需要高电平电压。

技术实现思路

1、示例实施例提供了一种能够在gidl擦除操作期间基本旁路提供有擦除电压的晶体管的存储器装置。

2、根据示例实施例，一种存储器装置包括：存储器单元阵列，包括多个存储器块；电压生成器，被配置为：生成擦除电压和行线电压，擦除电压和行线电压被提供给所述多个存储器块之中的将被执行擦除操作的目标块；以及控制逻辑，被配置为：控制存储器单元阵列和电压生成器。擦除电压可被提供给目标块的位线和共源极线中的至少一条；并且在擦除电压被提供给目标块的位线和共源极线中的所述至少一条之前，被提供擦除电压的晶体管的栅极线可被预充电。

3、根据另一示例实施例，提供了一种存储器装置的擦除方法，用于包括在垂直于基底的方向上形成的多个存储器单元串的存储器块。所述方法包括：(i)对连接到串选择晶体管的栅极的串选择线进行预充电，(ii)电浮置串选择线，(iii)在串选择线被电浮置之后，经由位线将升高的擦除电压提供给串选择晶体管的栅极。

4、根据进一步的示例实施例，提供了一种存储器装置，所述存储器装置包括垂直于底层基底延伸的多个存储器单元串。多个存储器单元串中的至少一个可包括沟道结构，设置在基底上以垂直于基底；串选择沟道结构，设置在沟道结构上；选择线，设置在与串选择沟道结构同一高度处；以及多条行线，与沟道结构邻近地设置。擦除电压可经由位线被提供给串选择通道结构的上端，并且在擦除电压被提供之前，选择线可被预充电到预定电压电平。

技术特征：

1.一种存储器装置，所述存储器装置包括：

2.根据权利要求1所述的存储器装置，其中，所述晶体管的栅极线在被预充电之后被设置在电浮置状态。

3.根据权利要求2所述的存储器装置，其中，当所述晶体管的栅极线处于电浮置状态时，擦除电压被提供给与目标存储器块相关联的位线和共源极线中的所述至少一条。

4.根据权利要求1所述的存储器装置，

5.根据权利要求4所述的存储器装置，其中，电连接到串选择晶体管的栅极的栅极线包括多晶硅。

6.根据权利要求1所述的存储器装置，其中，所述晶体管是连接到共源极线的地选择晶体管；其中，擦除电压通过共源极线被提供给地选择晶体管的源极；并且其中，擦除电压被传送到地选择晶体管的漏极。

7.根据权利要求1所述的存储器装置，其中，目标存储器块包括多个存储器单元串；其中，所述多个存储器单元串中的至少一个包括沟道结构以及设置在沟道结构上的串选择沟道结构；并且其中，位线电连接到串选择沟道结构的一端，并且所述晶体管的栅极线设置在与串选择沟道结构同一高度处。

8.根据权利要求7所述的存储器装置，其中，当从上方观察时，串选择沟道结构的一部分与沟道结构叠置，并且串选择沟道结构的中心和沟道结构的中心彼此不匹配。

9.根据权利要求7所述的存储器装置，

10.根据权利要求9所述的存储器装置，其中，当从上方观察时，子间隔区域与和第一沟道结构和第二沟道结构对应的至少一条字线叠置。

11.根据权利要求1至10中的任一项所述的存储器装置，还包括：

12.根据权利要求11所述的存储器装置，其中，在擦除电压被提供给位线和共源极线中的所述至少一条时，提供给传输晶体管的漏极的电压的电平高于提供给块字线的电压的电平。

13.一种存储器装置的擦除方法，存储器装置包括存储器块，存储器块具有在垂直于基底的方向上形成的多个存储器单元串，所述擦除方法包括：

14.根据权利要求13所述的擦除方法，其中，当擦除电压通过位线被提供给串选择晶体管的漏极时，电浮置的串选择线的电压电平被增大。

15.根据权利要求13或14所述的擦除方法，

16.根据权利要求15所述的擦除方法，

17.根据权利要求16所述的擦除方法，

18.根据权利要求15所述的擦除方法，

19.一种存储器装置，所述存储器装置包括：

20.根据权利要求19所述的存储器装置，其中，在擦除电压被预充电到预定电压电平之后，串选择线被电浮置。

技术总结公开了存储器装置和存储器装置的擦除方法。所述存储器装置包括：存储器单元阵列，存储器单元阵列中具有包括目标存储器块的多个存储器块。提供了电压生成器，电压生成器被配置为生成擦除电压和行线电压，擦除电压和行线电压被提供给将被执行擦除操作的目标存储器块。提供了控制逻辑，控制逻辑被配置为控制存储器单元阵列和电压生成器。此外，在操作期间，擦除电压被提供给与目标存储器块相关联的位线和共源极线中的至少一条，并且在擦除电压被提供给目标存储器块的位线和共源极线中的所述至少一条之前，被提供擦除电压的晶体管的栅极线被预充电。技术研发人员：金炳秀,李耀翰,金炯坤,朴商秀,任琫淳,千镇泳受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/6/13