存储器设备和其操作方法与流程

本公开内容涉及存储器设备、系统和其操作方法。

背景技术：

1、闪存存储器(闪存)是使用存储在电荷存储层上的电荷来表示信息的非易失性存储器。闪存将每一位(例如，0或1)存储在包括具有电荷存储层的晶体管的存储器单元中。存储器设备架构可以提供超高密度存储。此外，暂停程序可能影响未选定通道的结果，因为不同字线(wl，word lines)连接在一起并且影响其他未选定串暂停读取结果。另外，当在验证阶段期间暂停时，存储器通道上增加的电荷累积可以增加存储器设备的故障位计数(fbc，fail bit count)。

技术实现思路

1、所公开的技术的各方面涉及用于在存储器设备中有效地编程和验证的操作方法。

2、在一些方面中，一种对存储器设备进行编程的方法可以包括在编程阶段将多个编程脉冲施加到存储器设备的存储器单元。在一些方面中，存储器设备可以包括多个存储器串，每个存储器串包括由顶部选择栅极(tsg)控制并且连接到位线(bl)的顶部晶体管、由底部选择栅极(bsg)控制的底部晶体管、以及顶部晶体管与底部晶体管之间的多个存储器单元，每个存储器单元连接到字线(wl)。在一些方面中，该方法还可以包括在验证阶段施加验证脉冲到存储器单元。在一些方面中，该方法还可以包括接收暂停命令。在一些方面中，该方法还可以包括响应于暂停命令而执行暂停操作。在一些方面中，该方法还可以包括在放电阶段将放电脉冲施加到存储器单元使得存储器单元放电，其中，放电脉冲包括提供到未选定顶部选择栅极(tsgunsel)的第一电压脉冲。在一些方面中，该方法还可以包括在暂停阶段暂停对存储器单元的编程或验证。

3、在一些方面中，在编程阶段期间接收暂停命令。在一些方面中，可以在编程阶段的编程脉冲的结束与暂停阶段的开始之间施加放电脉冲。在一些方面中，施加放电脉冲可以包括施加合并放电脉冲。在一些方面中，合并放电脉冲可以与编程脉冲的结束和放电阶段的开始重叠。

4、在一些方面中，施加放电脉冲可以包括将第二电压脉冲施加到选定顶部选择栅极(tsgsel)，将第三电压脉冲施加到底部选择栅极(bsg)，将第四电压脉冲施加到未选定字线(wlunsel)，并且将第五电压脉冲施加到选定字线(wlsel)。在一些方面中，第一电压脉冲可以被加权到未选定顶部选择栅极(tsgunsel)的第一导通电压von1。

5、在一些方面中，第二电压脉冲可以被加权到选定顶部选择栅极(tsgsel)的第二导通电压vtsg。在一些方面中，第三电压脉冲可以被加权到底部选择栅极(bsg)的第三导通电压von2。在一些方面中，第四电压脉冲可以被加权到未选定字线(wlunsel)的第一通过电压vpass1。在一些方面中，第五电压脉冲可以被加权到选定字线(wlsel)的第二通过电压vpass2。

6、在一些方面中，第一导通电压von1可以是约0.5v至约5v。在一些方面中，第二导通电压vtsg可以是约0.5v至约5v。在一些方面中，第三导通电压von2可以是约0.5v至约5v。在一些方面中，第一通过电压vpass1可以是约0.5v至约5v。在一些方面中，第二通过电压vpass2可以是约0.5v至约5v。

7、在一些方面中，在验证阶段期间接收暂停命令。在一些方面中，执行暂停操作可以包括在第一验证状态下立即停止验证阶段，由此减小暂停阶段的时间间隔。在一些方面中，该方法还可以包括在第一验证状态之后在第二验证状态下恢复验证阶段。在一些方面中，该方法还可以包括在放电阶段之前存储第一验证状态。在一些方面中，该方法还可以包括重新启动整个验证阶段。

8、在一些方面中，执行暂停操作可以包括在放电阶段之前完成整个验证阶段。在一些方面中，施加放电脉冲可以包括施加合并放电脉冲。在一些方面中，合并放电脉冲可以与验证阶段的验证脉冲的结束和放电阶段的开始重叠。

9、在一些方面中，在验证脉冲的结束到编程位线(blpgm)的第六电压脉冲的开始时、并且在未选定顶部选择栅极(tsgunsel)的第一电压脉冲期间接收暂停命令。在一些方面中，在验证脉冲期间、在到编程位线(blpgm)的第二电压脉冲的开始之前、并且在未选定顶部选择栅极(tsgunsel)的第一电压脉冲期间接收暂停命令。

10、在一些方面中，放电脉冲的持续时间基于调谐参数，调谐参数被配置为优化持续时间并且由此减少存储器设备的故障位计数(fbc)。在一些方面中，调谐参数包括周期、幅度、形状、启发式确定的值、实验确定的值和/或其组合。

11、在一些方面中，一种存储器设备可以包括存储器阵列和耦合到存储器阵列的外围电路。在一些方面中，存储器阵列可以包括多个存储器串。在一些方面中，每个存储器串可以包括由顶部选择栅极(tsg)控制并且连接到位线(bl)的顶部晶体管、由底部选择栅极(bsg)控制的底部晶体管、以及顶部晶体管与底部晶体管之间的多个存储器单元，每个存储器单元连接到字线(wl)。在一些方面中，外围电路可以被配置为在编程阶段将多个编程脉冲施加到存储器阵列的存储器单元。在一些方面中，外围电路还可以被配置为在验证阶段施加验证脉冲到存储器单元。在一些方面中，外围电路还可以被配置为接收暂停命令。在一些方面中，外围电路还可以被配置为响应于暂停命令而执行暂停操作。在一些方面中，外围电路还可以被配置为在放电阶段将放电脉冲施加到存储器单元使得存储器单元放电，其中，放电脉冲包括提供到未选定顶部选择栅极(tsgunsel)的第一电压脉冲。在一些方面中，外围电路还可以被配置为在暂停阶段暂停对存储器单元的编程或验证。

12、在一些方面中，外围电路在编程阶段期间接收暂停命令。在一些方面中，外围电路还可以被配置为施加合并放电脉冲，其中，合并放电脉冲与编程阶段的编程脉冲的结束和放电阶段的开始重叠。在一些方面中，外围电路在编程阶段期间接收暂停命令，并且外围电路还被配置为施加合并放电脉冲，合并放电脉冲与编程阶段的编程脉冲的结束和放电阶段的开始重叠。

13、在一些方面中，外围电路在验证阶段期间接收暂停命令。在一些方面中，外围电路还可以被配置为在接收到暂停命令之后在第一验证状态下立即停止验证阶段，由此减小暂停阶段的时间间隔。在一些方面中，暂停操作可以包括在接收到暂停命令之后在第一验证状态下立即停止验证阶段，由此减小暂停阶段的时间间隔。在一些方面中，外围电路还可以被配置为在接收暂停命令之后在放电阶段之前完成整个验证阶段。在一些方面中，暂停操作可以包括在接收到暂停命令之后在放电阶段之前完成整个验证阶段。

14、在一些方面中，一种存储器系统可以包括存储器设备和耦合到存储器设备的存储器控制器。在一些方面中，存储器设备可以包括多个存储器串。在一些方面中，每个存储器串可以包括由顶部选择栅极(tsg)控制并且连接到位线(bl)的顶部晶体管、由底部选择栅极(bsg)控制的底部晶体管、以及顶部晶体管与底部晶体管之间的多个存储器单元，每个存储器单元连接到字线(wl)。在一些方面中，存储器控制器可以被配置为在编程阶段将多个编程脉冲施加到存储器设备的存储器单元。在一些方面中，存储器控制器还可以被配置为在验证阶段施加验证脉冲到存储器单元。在一些方面中，存储器控制器还可以被配置为接收暂停命令。在一些方面中，存储器控制器还可以被配置为响应于暂停命令而执行暂停操作。在一些方面中，存储器控制器还可以被配置为在放电阶段将放电脉冲施加到存储器单元使得存储器单元放电，其中，放电脉冲包括提供到未选定顶部选择栅极(tsgunsel)的第一电压脉冲。在一些方面中，存储器控制器还可以被配置为在暂停阶段暂停对存储器单元的编程或验证。

15、在一些方面中，存储器控制器可以在编程阶段期间接收暂停命令。在一些方面中，存储器控制器还可以被配置为施加合并放电脉冲。在一些方面中，合并放电脉冲可以与编程阶段的编程脉冲的结束和放电阶段的开始重叠。在一些方面中，存储器控制器可以从主机接收暂停命令。在一些方面中，存储器控制器可以从其自身接收暂停命令。

16、上述任何技术的实施方式可以包括系统、方法、过程、设备和/或装置。在以下附图和描述中阐述了一个或多个实施方式的细节。根据说明书和附图以及权利要求书，其他特征将是显而易见的。

17、以下参考附图详细描述各方面的其他特征和示例性方面以及各个方面的结构和操作。注意，这些方面不限于本文描述的具体方面。这些方面在本文中仅出于说明性目的而呈现。基于本文包含的教导，附加方面对于(一个或多个)相关领域的技术人员将是显而易见的。