存储器装置的制作方法

发明构思涉及半导体装置，更具体地，涉及存储器装置和用于训练信号引脚的每引脚操作参数的方法。

背景技术：

1、随着对加速电子系统、增加数据容量和消耗更少功率的需求增加，已经开发出了提供更快访问、存储更多数据和使用更少功率的半导体存储器。通常通过向存储器装置提供命令、地址和时钟信号来控制半导体存储器。可通过例如存储器控制器来提供各种命令、地址和时钟信号。命令可使存储器装置执行各种存储器操作(例如，用于从存储器装置获取数据的读取操作和用于将数据存储在存储器装置中的写入操作)。可在与存储器装置的接收和/或发送相关的已知时序在存储器控制器与存储器装置之间提供与命令相关联的数据。

2、为减少或最小化在存储器控制器与存储器装置之间提供的信号的传输时间，可减少信号的摆动宽度(swing width)。随着信号的摆动宽度减小，外部噪声对半导体芯片的影响增大，并且由阻抗失配引起的信号反射可能在界面处发生。为了解决阻抗失配问题，半导体芯片可使用阻抗调节(zq)引脚，并且可使用连接到zq引脚的外部电阻来校准zq。

3、存储器控制器对传输提供给存储器装置的命令、地址和数据的信号线执行zq校准操作。存储器控制器通过执行zq校准操作来针对每条信号线提供输出驱动器的电阻ron。存储器装置通过执行zq校准操作向连接到每条信号线的信号引脚提供片上终结(on-dietermination，odt)电阻rtt。当存储器控制器的电阻ron和存储器装置的电阻rtt相同时，具有理想的全局输入/输出(io)信号特性的信号可在存储器控制器与存储器装置之间的信号线上传输。

4、同时，存储器装置包括连接到信号线之中的多条dq数据线的多个dq引脚。存储器装置的dq引脚根据它们各自的环境(例如，电路器件特性和布置)可具有不同的信令特性(例如，vih、vil、voh和vol)，并且存储器装置的性能可能由于具有不良信令特性的dq引脚而降低。

5、因此，可能期望减少存储器装置的dq引脚的信令特性的差异。当考虑每个dq引脚的每引脚io信令特性并且这种设备是可行的时，减少dq引脚的信令特性的分布并提高存储器装置的性能可能是有益的。

技术实现思路

1、发明构思提供存储器装置和用于训练信号引脚的每引脚操作参数的方法。

2、根据发明构思的一个方面，提供一种存储器装置，所述存储器装置包括：多个信号引脚，所述多个信号引脚中的每个连接到接收器，接收器被配置为接收被发送到接收器的信号；多个片上终结(odt)电路，被配置为分别向所述多个信号引脚中的每个提供odt电阻；阻抗控制(zq)校准电路，被配置为输出第一码信号和第二码信号，第一码信号和第二码信号用于控制所述多个信号引脚中的每个的阻抗，第一码信号和第二码信号被提供给相应的odt电路；以及每引脚校准电路，被配置为：从所述多个信号引脚之中选择一个信号引脚，将选择的信号引脚的第一输入电压电平与所述多个信号引脚中的其他信号引脚中的每个的第二输入电压电平进行比较，生成所述多个信号引脚中的每个的每引脚odt码信号；将每引脚odt码信号与第一码信号或第二码信号组合，并将组合后的每引脚odt码信号提供给相应的odt电路。

3、根据发明构思的另一个方面，提供一种存储器装置，所述存储器装置包括：多个信号引脚，所述多个信号引脚中的每个连接到发送器，发送器被配置为将信号发送到相应的信号引脚；多个片上终结(odt)电路，被配置为分别向所述多个信号引脚中的每个提供输出驱动器阻抗；阻抗控制(zq)校准电路，被配置为输出第一码信号和第二码信号，第一码信号和第二码信号用于控制所述多个信号引脚中的每个的输出驱动器阻抗，第一码信号和第二码信号被提供给相应的odt电路；以及每引脚校准电路，被配置为：从所述多个信号引脚之中选择一个信号引脚，将选择的信号引脚的第一输出电压电平与所述多个信号引脚中的其他信号引脚中的每个的第二输出电压电平进行比较，生成所述多个信号引脚中的每个的每引脚odt码信号，将每引脚odt码信号与第一码信号或第二码信号组合，并将组合后的每引脚odt码信号提供给相应的odt电路。

4、根据发明构思的另一个方面，提供一种设置多个信号引脚的操作条件的方法，所述方法包括：对所述多个信号引脚中的每个执行阻抗控制(zq)校准操作，其中，通过zq校准操作输出用于控制所述多个信号引脚中的每个的阻抗的上拉码信号和下拉码信号；使用连接到所述多个信号引脚中的每个的多个片上终结(odt)电路向所述多个信号引脚中的每个提供odt阻抗；从所述多个信号引脚之中选择一个信号引脚；通过将选择的信号引脚的第一输入电压电平与所述多个信号引脚中的其他信号引脚中的每个的第二输入电压电平进行比较来生成所述多个信号引脚中的每个的每引脚odt码信号的步骤；在比较的结果上下振荡的抖动状态下，通过将所述多个信号引脚中的每个的每引脚odt码信号与上拉码信号或下拉码信号相加或者从上拉码信号或下拉码信号减去所述多个信号引脚中的每个的每引脚odt码信号来生成计算结果码；以及将所述多个信号引脚中的每个的计算结果码提供给所述多个信号引脚中的每个的相应的odt电路。

5、根据发明构思的另一个方面，提供了一种设置多个信号引脚的操作条件的方法，所述方法包括：对所述多个信号引脚中的每个执行阻抗控制(zq)校准操作，其中，通过zq校准操作输出用于控制所述多个信号引脚中的每个的输出驱动器阻抗的上拉码信号和下拉码信号；使用接合到所述多个信号引脚中的每个的多个片上终结(odt)电路向所述多个信号引脚中的每个提供输出驱动器阻抗；从所述多个信号引脚之中选择一个信号引脚；通过将选择的信号引脚的第一输出电压电平与其他信号引脚中的每个的第二输出电压电平进行比较来生成所述多个信号引脚中的每个的每引脚odt码信号；在比较的结果上下振荡的抖动状态下，通过将所述多个信号引脚中的每个的每引脚odt码信号与上拉码信号或下拉码信号相加或从上拉码信号或下拉码信号减去所述多个信号引脚中的每个的每引脚odt码信号来生成计算结果码；以及将所述多个信号引脚中每个的计算结果码提供给所述多个信号引脚中每个的相应的odt电路。

技术特征：

1.一种存储器装置，包括：

2.根据权利要求1所述的存储器装置，其中，每引脚校准电路包括：每引脚码寄存器，被配置为：在选择的信号引脚的第一输入电压电平与所述多个信号引脚中的其他信号引脚中的每个的第二输入电压电平之间的比较的结果上下振荡的抖动状态下，存储所述多个信号引脚中的每个的每引脚odt码信号。

3.根据权利要求1所述的存储器装置，还包括：模式寄存器组，被配置为存储每引脚odt码信号。

4.根据权利要求1至权利要求3中的任意一项所述的存储器装置，其中，第一输入电压电平和第二输入电压电平与所述多个信号引脚中的每个的输入高电平vih参数相关。

5.根据权利要求4所述的存储器装置，其中，选择的信号引脚具有最低的vih参数值。

6.根据权利要求4所述的存储器装置，其中，相应的odt电路中的每个包括下拉电路，下拉电路连接在所述多个信号引脚中的每个与地电压之间，并且下拉电路被配置为基于第二码信号提供odt电阻。

7.根据权利要求6所述的存储器装置，其中，每引脚校准电路包括：加法器/减法器，被配置为：将每引脚odt码信号与第二码信号相加或从第二码信号减去每引脚odt码信号，并且将加法器/减法器的计算结果码提供给相应的odt电路。

8.根据权利要求1至权利要求3中的任意一项所述的存储器装置，其中，第一输入电压电平和第二输入电压电平与所述多个信号引脚中的每个的输入低电平vil参数相关。

9.根据权利要求8所述的存储器装置，其中，选择的信号引脚具有最低的vil参数值。

10.根据权利要求8所述的存储器装置，其中，相应的odt电路中的每个包括上拉电路，上拉电路连接在所述多个信号引脚中的每个与电源电压之间，并且上拉电路被配置为基于第一码信号来提供odt电阻。

11.根据权利要求10所述的存储器装置，其中，每引脚校准电路包括：加法器/减法器，被配置为：将每引脚odt码信号与第一码信号相加或从第一码信号减去每引脚odt码信号，并且将加法器/减法器的计算结果码提供给相应的odt电路。

12.一种存储器装置，包括：

13.根据权利要求12所述的存储器装置，其中，每引脚校准电路包括：每引脚码寄存器，被配置为：在选择的信号引脚的第一输出电压电平与所述多个信号引脚中的其他信号引脚中的每个的第二输出电压电平之间的比较的结果上下振荡的抖动状态下，存储所述多个信号引脚中的每个的每引脚odt码信号。

14.根据权利要求12所述的存储器装置，还包括：模式寄存器组，被配置为存储每引脚odt码信号。

15.根据权利要求12至权利要求14中的任意一项所述的存储器装置，其中，第一输出电压电平和第二输出电压电平与所述多个信号引脚中的每个的输出高电平voh参数相关。

16.根据权利要求15所述的存储器装置，其中，选择的信号引脚具有最低的voh参数值。

17.根据权利要求15所述的存储器装置，其中，相应的odt电路中的每个包括上拉电路，上拉电路连接在所述多个信号引脚中的每个与电源电压之间，并且上拉电路被配置为基于第一码信号来提供odt电阻。

18.根据权利要求17所述的存储器装置，其中，每引脚校准电路包括：加法器/减法器，被配置为将每引脚odt码信号与第一码信号相加或从第一码信号减去每引脚odt码信号，并且将加法器/减法器的计算结果码提供给相应的odt电路。

19.根据权利要求12至权利要求14中的任意一项所述的存储器装置，其中，第一输出电压电平和第二输出电压电平与所述多个信号引脚中的每个的输出低电平vol参数相关，其中，选择的信号引脚具有最低的vol参数值。

20.根据权利要求19所述的存储器装置，其中，相应的odt电路中的每个包括下拉电路，下拉电路连接在所述多个信号引脚中的每个与地电压之间，并且下拉电路被配置为基于第二码信号来提供odt电阻；

技术总结公开了存储器装置。所述存储器装置包括：多个片上终结(ODT)电路；阻抗控制(ZQ)校准电路，被配置为输出第一码信号和第二码信号；以及每引脚校准电路。每引脚校准电路可被配置为：从多个信号引脚之中选择一个信号引脚，将选择的信号引脚的第一输入电压电平与所述多个信号引脚中的其他信号引脚中的每个的第二输入电压电平进行比较，生成所述多个信号引脚中的每个的每引脚ODT码信号；将每引脚ODT码信号与第一码信号或第二码信号组合，以及将组合后的每引脚ODT码信号提供给相应的ODT电路。技术研发人员：崔佳滥,金用勳,金基汉受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/6/23