一种控制电路及其方法、存储器与流程

本公开涉及半导体，尤其涉及一种控制电路及其方法、存储器。

背景技术：

1、随着半导体技术的不断发展，人们在制造和使用计算机等设备时，对数据的传输速度提出了越来越高的要求。为了获得更快的数据传输速度，应运而生了一系列数据可以双倍速率(double data rate，ddr)传输的存储器等器件。

2、在动态随机存取存储器(dynamic random access memory，dram)芯片中，对于芯片的片内终结(on die termination，odt)功能，终端电阻的阻抗匹配需要满足预设时序条件，但是由于传输线路上的延迟时间不同，导致时序存在偏差，从而影响了dq模块的odt功能，降低了信号完整性(signal integrity，si)。

技术实现思路

1、本公开实施例提供了一种控制电路及其方法、存储器。

2、第一方面，本公开实施例提供了一种控制电路，控制电路包括时钟延迟模块、命令译码模块、命令处理模块和命令控制模块，且命令译码模块与命令处理模块连接，命令控制模块分别与时钟延迟模块和命令处理模块连接，其中：

3、时钟延迟模块，用于接收第一时钟信号，并对第一时钟信号进行延迟处理，得到延迟时钟信号；

4、命令译码模块，用于接收命令地址信号和第二时钟信号，并对命令地址信号进行译码处理，得到译码信号，根据第二时钟信号对译码信号进行采样处理，得到读命令信号；

5、命令处理模块，用于接收第二时钟信号、读命令信号和读延迟信号，并根据第二时钟信号和读延迟信号对读命令信号进行延迟处理，得到读控制信号，其中，读延迟信号包括读延迟(read latency，rl)信息；

6、命令控制模块，用于接收延迟时钟信号和读控制信号，并根据延迟时钟信号对读控制信号进行延迟和脉冲拓宽处理，得到目标控制信号；其中，命令地址信号与目标控制信号之间的间隔时间满足预设时序条件，且目标控制信号用于控制终端电阻的导通状态。

7、在一些实施例中，第一时钟信号和第二时钟信号具有同相位关系。

8、在一些实施例中，控制电路还包括模式寄存器模块，模式寄存器模块与命令处理模块连接，其中：

9、模式寄存器模块，用于设置rl信息，生成包括rl信息的读延迟信号，并将读延迟信号提供给命令处理模块。

10、在一些实施例中，控制电路还包括时钟生成模块，时钟生成模块分别与时钟延迟模块、命令译码模块和命令处理模块连接，其中：

11、时钟生成模块，用于接收外部时钟信号，根据外部时钟信号，生成第一时钟信号和第二时钟信号；其中，第一时钟信号和第二时钟信号的时钟周期均是外部时钟信号的时钟周期的两倍。

12、在一些实施例中，时钟生成模块，用于对外部时钟信号进行分频处理，得到第一时钟奇信号和第一时钟偶信号，其中，第一时钟奇信号和第一时钟偶信号的时钟周期均是外部时钟信号的时钟周期的两倍，且第一时钟信号是由第一时钟奇信号和第一时钟偶信号组成，第一时钟奇信号和第一时钟偶信号之间的相位差为180度；以及

13、时钟生成模块，还用于对外部时钟信号进行分频处理，得到第二时钟奇信号和第二时钟偶信号，其中，第二时钟奇信号和第二时钟偶信号的时钟周期均是外部时钟信号的时钟周期的两倍，且第二时钟信号是由第二时钟奇信号和第二时钟偶信号组成，第二时钟奇信号和第二时钟偶信号之间的相位差为180度。

14、在一些实施例中，时钟延迟模块，用于对第一时钟奇信号进行延迟处理，得到延迟时钟奇信号；以及对第一时钟偶信号进行延迟处理，得到延迟时钟偶信号；

15、命令译码模块，用于对命令地址信号进行译码处理，得到译码奇信号和译码偶信号；根据第二时钟奇信号对译码奇信号进行采样处理，得到读命令奇信号；以及根据第二时钟偶信号对译码偶信号进行采样处理，得到读命令偶信号；

16、命令处理模块，用于根据第二时钟奇信号和读延迟信号对读命令奇信号进行延迟处理，得到读控制奇信号；以及根据第二时钟偶信号和读延迟信号对读命令偶信号进行延迟处理，得到读控制偶信号；

17、其中，延迟时钟信号是由延迟时钟奇信号和延迟时钟偶信号组成，译码信号是由译码奇信号和译码偶信号组成，读命令信号是由读命令奇信号和读命令偶信号组成，读控制信号是由读控制奇信号和读控制偶信号组成。

18、在一些实施例中，命令控制模块包括第一控制模块、第二控制模块和第一或门，其中：

19、第一控制模块，用于接收延迟时钟奇信号和读控制奇信号，根据延迟时钟奇信号对读控制奇信号进行延迟和脉冲拓宽处理，得到第一控制信号；

20、第二控制模块，用于接收延迟时钟偶信号和读控制偶信号，根据延迟时钟偶信号对读控制偶信号进行延迟和脉冲拓宽处理，得到第二控制信号；

21、第一或门，用于对第一控制信号和第二控制信号进行或逻辑运算，得到目标控制信号。

22、在一些实施例中，第一控制模块包括第一采样模块和至少一个第二采样模块，其中：

23、第一采样模块，用于根据延迟时钟奇信号对读控制奇信号进行采样处理，得到第一采样奇信号；

24、至少一个第二采样模块，用于根据第一采样奇信号和读控制奇信号进行逻辑处理，得到第二采样奇信号，根据延迟时钟奇信号对第二采样奇信号进行采样处理，得到第一控制信号；

25、第二控制模块包括第三采样模块和至少一个第四采样模块，其中：

26、第三采样模块，用于根据延迟时钟偶信号对读控制偶信号进行采样处理，得到第一采样偶信号；

27、至少一个第四采样模块，用于根据第一采样偶信号和读控制偶信号进行逻辑处理，得到第二采样偶信号，根据延迟时钟偶信号对第二采样偶信号进行采样处理，得到第二控制信号。

28、在一些实施例中，第一采样模块包括第一触发器，其中，第一触发器的输入端用于接收读控制奇信号，第一触发器的时钟端用于接收延迟时钟奇信号，第一触发器的输出端用于输出第一采样奇信号；

29、第二采样模块包括第二或门和第二触发器，其中，第二或门的第一输入端作为第二采样模块的第一输入端与读控制奇信号连接，第二或门的第二输入端作为第二采样模块的第二输入端与前一个第二采样模块的输出端连接，第二或门的输出端与第二触发器的输入端连接，第二触发器的时钟端作为第二采样模块的时钟端与延迟时钟奇信号连接，第二触发器的输出端作为第二采样模块的输出端用于输出中间信号。

30、在一些实施例中，在至少一个第二采样模块的数量为n个时，第i个第二采样模块的第一输入端与读控制奇信号连接，第i个第二采样模块的第二输入端与第i输入信号连接，第i个第二采样模块的时钟端与延迟时钟奇信号连接，第i个第二采样模块的输出端用于输出第i中间信号；其中，在i等于1时，第i输入信号为第一采样奇信号；在i大于1时，第i输入信号为第i-1中间信号；以及在i等于n时，第i中间信号为第一控制信号，其中，i为大于或等于1且小于或等于n的整数。

31、在一些实施例中，第三采样模块包括第三触发器，其中，第三触发器的输入端用于接收读控制偶信号，第三触发器的时钟端用于接收延迟时钟偶信号，第三触发器的输出端用于输出第一采样偶信号；

32、第四采样模块包括第三或门和第四触发器，其中，第三或门的第一输入端作为第四采样模块的第一输入端与读控制偶信号连接，第三或门的第二输入端作为第四采样模块的第二输入端与前一个第四采样模块的输出端连接，第三或门的输出端与第四触发器的输入端连接，第四触发器的时钟端作为第四采样模块的时钟端与延迟时钟偶信号连接，第四触发器的输出端作为第四采样模块的输出端用于输出中间信号。

33、在一些实施例中，在至少一个第四采样模块的数量为m个时，第i个第四采样模块的第一输入端与读控制偶信号连接，第i个第四采样模块的第二输入端与第i输入信号连接，第i个第四采样模块的时钟端与延迟时钟偶信号连接，第i个第四采样模块的输出端用于输出第i中间信号；其中，在i等于1时，第i输入信号为第一采样偶信号；在i大于1时，第i输入信号为第i-1中间信号；以及在i等于m时，第i中间信号为第二控制信号，其中，i为大于或等于1且小于或等于m的整数。

34、第二方面，本公开实施例提供了一种控制方法，该方法包括：

35、通过时钟延迟模块接收第一时钟信号，并对第一时钟信号进行延迟处理，得到延迟时钟信号；

36、通过命令译码模块接收命令地址信号和第二时钟信号，并对命令地址信号进行译码处理，得到译码信号，根据第二时钟信号对译码信号进行采样处理，得到读命令信号；

37、通过命令处理模块接收第二时钟信号、读命令信号和读延迟信号，并根据第二时钟信号和读延迟信号对读命令信号进行延迟处理，得到读控制信号，其中，读延迟信号包括rl信息；

38、通过命令控制模块接收延迟时钟信号和读控制信号，并根据延迟时钟信号对读控制信号进行延迟和脉冲拓宽处理，得到目标控制信号；其中，命令地址信号与目标控制信号之间的间隔时间满足预设时序条件，且目标控制信号用于控制终端电阻的导通状态。

39、在一些实施例中，该方法还包括：

40、将目标控制信号发送给dq模块；

41、根据目标控制信号，控制dq模块的终端电阻的导通状态。

42、在一些实施例中，根据目标控制信号，控制dq模块的终端电阻的导通状态，包括：

43、在目标控制信号处于第一电平状态时，根据预设模式寄存器设置终端电阻的阻值；

44、在目标控制信号处于第二电平状态时，根据目标控制信号控制终端电阻处于高阻态。

45、第三方面，本公开实施例提供了一种存储器，该存储器至少包括如第一方面所述的控制电路。

46、本公开实施例提供了一种控制电路及其方法、存储器，在该控制电路中，命令译码模块与命令处理模块连接，命令控制模块分别与时钟延迟模块和命令处理模块连接。具体地，时钟延迟模块，用于对第一时钟信号进行延迟处理，得到延迟时钟信号；命令译码模块，用于对命令地址信号进行译码处理，得到译码信号，根据第二时钟信号对译码信号进行采样处理，得到读命令信号；命令处理模块，用于根据第二时钟信号和读延迟信号对读命令信号进行延迟处理，得到读控制信号；命令控制模块，用于根据延迟时钟信号对读控制信号进行延迟和脉冲拓宽处理，得到目标控制信号，其中，目标控制信号用于控制终端电阻的导通状态。这样，由于读延迟信号包括rl信息，而rl信息与预设时序条件之间具有关联关系，在命令地址信号与目标控制信号之间的间隔时间满足预设时序条件时，可以使得在符合技术标准的规定时间内能够及时变更终端电阻的阻值，从而不仅能够避免传输过程中的信号冲突，而且还能够减小信号在传输过程中的能量损耗和反射，进而提高了信号完整性，最终改善存储器的性能。