一种低延迟LIN总线控制电路及控制方法

本发明属于lin总线，具体是指一种低延迟lin总线控制电路及控制方法。

背景技术：

1、lin总线广泛应用于车门、车窗、车灯及中控锁等车身控制领域，现有的lin总线控制电路通过一个恒流源对电容进行充电，进而产生一个斜坡电压，该斜坡电压通过控制电路，进而对斜率有比较好的控制。恒流源对电容充电，电容上电压一般从0开始增加到vdd；恒流源对电容电荷进行放电，电容上电压一般从vdd开始下降。但是lin总线电压开始变化时，为0-vdd中间的某个电压，需要等到电容电压上升或者下降到某个电压，lin总线电压才会发生变化。基于这个原因，对于lin芯片的设计，txd和lin之间的信号天然的存在一个延迟。

技术实现思路

1、本发明的目的在于提供一种低延迟lin总线控制电路及控制方法，能够减少电容电压的延迟时间。

2、为实现上述目的，本发明一种低延迟lin总线控制电路，包括电阻r1，电阻r1的一端分成三路，一路通过电容c2接地，电阻r1与电容c2组成低通滤波器，一路与nmos管m2的栅端相连，另一路通过电容c3分别与电阻rload、nmos管m2的漏端相连；其中电容c3是弥勒电容；电阻rload的另一端与lin总线供电电压vsup_lin相连；nmos管m2的漏端还通过lin总线即lin-bus线与电容cload一端相连，电容cload另一端接地，nmos管m2的源端接地；电阻r1的另一端通过电压节点vg后分成两路，一路通过电容c1与开关s3的一端相连，另一路分别与开关s1、s2的一端相连；开关s3的另一端接地；开关s1的另一端与pmos管m5的漏端相连，pmos管m5的源端接vdd，pmos管m5栅端分别与pmos管m8、pmos管m4的栅端相连；pmos管m4的栅端还分别与pmos管m3的栅端、漏端相连，pmos管m4的漏端与nmos管m6的漏端相连；pmos管m3的漏端还通过基准电流接地；pmos管m8的漏端分成两路，一路连接与电容c1和开关s3之间，另一路分别与noms管m9漏端、栅端相连；nmos管m9的源端接地；pmos管m3、m4、m8的源端分别与vdd相连；

3、开关s2的另一端与nmos管m7的漏端相连，nmos管m7的源端接地，nmos管m7的栅端分别与nmos管m6的漏端、栅端相连；nmos管m6的源端接地。

4、作为本发明进一步的方案：所述pmos管m3与pmos管m4组成电流镜i，镜像比是1:1；pmos管m3与pmos管m5组成电流镜ii，镜像比是1：m；nmos管m6与mnos管m7组成电流镜iii，镜像比是1：n。

5、作为本发明进一步的方案：镜像比1：n、镜像比1：m分别对应电压节点vg上升和下拉电流的不同，也反应了该点电压上升和下降的速率。

6、作为本发明进一步的方案：所述nmos管m2是下拉管。

7、一种低延迟lin总线控制电路的控制方法，包括以下步骤：

8、s1：发送端txd信号变化，包括lin总线电压下降信号变化、lin总线电压上升信号变化；

9、s2：电压节点vg电压提前变化，包括以下两种变化情况：

10、s2-1：当lin总线电压下降时，此时电压节点vg的电压上升较快，则开关s2、s3断开，开关s1闭合，电压节点vg由于电荷泵效应增加一个vgs9电压；

11、s2-2：当lin总线电压上升时，开关s2、s3闭合，开关s1断开；由于电容c1下极板电压下降至gnd，由于电荷泵效应电压节点vg瞬间下降一个vgs9电压，代表了下拉管m2下拉电流能力瞬间减弱；

12、s3：lin总线电压线性变化。

13、作为本发明进一步的方案：步骤s2-1中，电容c1下极板有电压，电压为nmos管m9的vgs9电压，由于开关s1、s2、s3动作迅速，会使电容c1上极板电压迅速被抬升。

14、作为本发明进一步的方案：执行步骤s2-1之前，开关s3闭合，电容c1下极板电压为0。

15、作为本发明进一步的方案：执行步骤s2-2之前，开关s3断开，电容c1下极板存在非0电压。

16、与现有技术相比，本发明低延迟lin总线控制电路，当发送端txd信号变化时，电压节点vg电压能够提前变化；当lin总线电压下降时，电压节点vg由于电荷泵效应增加一个vgs9电压，即从vgs9电压开始上升，那么lin总线电压会更快速的进行下降；当lin总线电压上升时，电压节点vg瞬间下降一个vgs9电压，那么lin总线电压会更快速的进行上升；下拉管m2的栅端电压从非0v电压进行上升或从非vdd电压进行下降，从而达到lin总线对txd发来的信号延迟会减小。

技术特征：

1.一种低延迟lin总线控制电路，其特征在于，包括电阻r1，电阻r1的一端分成三路，一路通过电容c2接地，电阻r1与电容c2组成低通滤波器，一路与nmos管m2的栅端相连，另一路通过电容c3分别与电阻rload、nmos管m2的漏端相连；其中电容c3是弥勒电容；电阻rload的另一端与lin总线供电电压vsup_lin相连；nmos管m2的漏端还通过lin总线即lin-bus线与电容cload一端相连，电容cload另一端接地，nmos管m2的源端接地；电阻r1的另一端通过电压节点vg后分成两路，一路通过电容c1与开关s3的一端相连，另一路分别与开关s1、s2的一端相连；开关s3的另一端接地；开关s1的另一端与pmos管m5的漏端相连，pmos管m5的源端接vdd，pmos管m5栅端分别与pmos管m8、pmos管m4的栅端相连；pmos管m4的栅端还分别与pmos管m3的栅端、漏端相连，pmos管m4的漏端与nmos管m6的漏端相连；pmos管m3的漏端还通过基准电流接地；pmos管m8的漏端分成两路，一路连接与电容c1和开关s3之间，另一路分别与noms管m9漏端、栅端相连；nmos管m9的源端接地；pmos管m3、m4、m8的源端分别与vdd相连；

2.根据权利要求1所述的一种低延迟lin总线控制电路，其特征在于，所述pmos管m3与pmos管m4组成电流镜i，镜像比是1:1；pmos管m3与pmos管m5组成电流镜ii，镜像比是1：m；nmos管m6与mnos管m7组成电流镜iii，镜像比是1：n。

3.根据权利要求2所述的一种低延迟lin总线控制电路，其特征在于，所述镜像比1：n、镜像比1：m分别对应电压节点vg上升和下拉电流的不同，也反应了该点电压上升和下降的速率。

4.根据权利要求1所述的一种低延迟lin总线控制电路，其特征在于，所述nmos管m2是下拉管。

5.根据权利要求1所述的一种低延迟lin总线控制电路的控制方法，其特征在于，包括以下步骤：

6.根据权利要求5所述的一种低延迟lin总线控制电路的控制方法，其特征在于，所述步骤s2-1中，电容c1下极板有电压，电压为nmos管m9的vgs9电压，由于开关s1、s2、s3动作迅速，会使电容c1上极电压板迅速被抬升。

7.根据权利要求5所述的一种低延迟lin总线控制电路的控制方法，其特征在于，执行步骤s2-1之前，开关s3闭合，电容c1下极板电压为0。

8.根据权利要求5所述的一种低延迟lin总线控制电路的控制方法，其特征在于，执行步骤s2-2之前，开关s3断开，电容c1下极板存在非0电压。

技术总结本发明公开了一种低延迟LIN总线控制电路及控制方法，控制电路包括电阻R1、电阻R1分别与电容C2、C3、NMOS管M2相连，还包括开关、电流镜等器件组成低延迟LIN总线控制电路，通过低延迟LIN总线控制电路的控制方法，当发送端TXD信号变化时，电压节点VG电压能够提前变化；下拉管M2的栅端电压从非0V电压进行上升或从非VDD电压进行下降，从而达到LIN总线对TXD发来的信号延迟会减小。技术研发人员：夏双,王晔枫,张晓春,王弘利,崔高静,冯国钧,巩思园,郝秀娟,牛小玲,夏凡,史奕如,赵正,郭红涛,林坤杰,余淼,杨天祎受保护的技术使用者：中国矿业大学技术研发日：技术公布日：2024/7/29