半导体结构及其形成方法与流程

本公开涉及半导体，涉及但不限于一种半导体结构及其形成方法。

背景技术：

1、随着动态随机存取存储器(dynamic random access memory，dram，dram)工艺节点的不断缩小，高深宽比的电容管的制备尤其重要。

2、相关技术中的电容管的形成过程中，通常会去除位于叠层结构表面的掩膜层中的电极材料层，如此，会导致形成的电容管的高度较小、容量较低。

技术实现思路

1、有鉴于此，本公开实施例提供一种半导体结构及其形成方法。

2、第一方面，本公开实施例提供一种半导体结构的形成方法，包括：

3、提供叠层结构；所述叠层结构内具有多个间隔排布的第一电极层，所述第一电极层包括位于所述叠层结构之间的主体部以及超出于所述叠层结构的顶表面的第一突出部；

4、在所述第一突出部之间形成牺牲填充层；

5、处理所述牺牲填充层和所述叠层结构，暴露出所述主体部，并形成位于所述主体部之上的第二突出部；其中，所述第二突出部的高度小于所述第一突出部的高度；

6、在所述第二突出部和暴露出的所述主体部的表面依次形成电介质层和第二电极层，以形成电容结构。

7、在一些实施例中，所述叠层结构包括牺牲层和支撑层；处理所述牺牲填充层和所述叠层结构，暴露出所述主体部，并形成位于所述主体部之上的第二突出部，包括：

8、图案化所述牺牲填充层和所述支撑层，以在相邻多个所述第一突出部之间、相邻多个所述主体部之间形成开口；

9、通过所述开口去除所述牺牲层，以暴露出所述主体部，并形成所述第二突出部。

10、在一些实施例中，所述叠层结构包括由下至上依次堆叠的底部支撑层、底部牺牲层、中间支撑层、顶部牺牲层和顶部支撑层；所述图案化所述牺牲填充层和所述支撑层，以在相邻多个所述第一突出部之间、相邻多个所述主体部之间形成开口和通过所述开口去除所述牺牲层，以暴露出所述主体部，包括：

11、刻蚀所述牺牲填充层、以及位于所述牺牲填充层之下的所述顶部支撑层，形成第一开口；

12、通过所述第一开口，去除所述顶部牺牲层，暴露出部分所述中间支撑层；

13、刻蚀暴露出的所述中间支撑层，形成第二开口；

14、通过所述第二开口，去除所述底部牺牲层，以暴露出所述主体部。

15、在一些实施例中，所述方法还包括：

16、在通过所述第一开口，去除所述顶部牺牲层的同时，去除刻蚀剩余的所述牺牲填充层。

17、在一些实施例中，在形成所述第二开口的同时，刻蚀所述第一突出部，形成所述第二突出部。

18、在一些实施例中，在所述第一突出部之间形成牺牲填充层，包括：

19、在所述叠层结构和所述第一突出部的表面形成覆盖所述第一突出部的初始牺牲填充层；

20、回刻部分所述初始牺牲填充层，直至暴露出所述第一突出部，剩余的所述初始牺牲填充层作为所述牺牲填充层。

21、在一些实施例中，所述提供叠层结构，包括：

22、提供衬底；

23、在所述衬底表面形成叠层结构和掩膜层；所述叠层结构和所述掩膜层均包括多个对应的通孔；

24、在所述通孔中形成所述第一电极层；所述第一电极层包括位于所述叠层结构之间的所述主体部和位于所述掩膜层之间的所述第一突出部；

25、去除所述掩膜层，暴露出所述第一突出部。

26、在一些实施例中，所述衬底包括阵列区域和外围区域；位于所述阵列区域中的所述掩膜层的高度小于位于所述外围区域中的掩膜层的高度。

27、在一些实施例中，在所述通孔中形成所述第一电极层，包括：

28、在所述通孔中以及所述掩膜层的表面形成第一初始电极层；

29、采用湿法刻蚀技术，刻蚀部分所述第一初始电极层，暴露出所述掩膜层，剩余的所述第一初始电极层作为所述第一电极层。

30、在一些实施例中，位于所述阵列区域的所述第一初始电极层的高度小于位于所述外围区域的所述第一初始电极层高度。

31、在一些实施例中，所述第一电极层的高度相等。

32、在一些实施例中，在所述衬底表面形成叠层结构，包括：

33、在所述衬底表面形成初始叠层结构；

34、在所述初始叠层结构的表面形成具有初始图案的所述掩膜层；

35、通过所述掩膜层刻蚀所述初始叠层结构，以将所述初始图案转移至所述初始叠层结构中，形成所述叠层结构。

36、在一些实施例中，在所述初始叠层结构的表面形成具有初始图案的掩膜层，包括：

37、在所述初始叠层结构的表面依次形成初始掩膜层、第一图案层和第二图案层；其中，所述第一图案层包括沿第一方向间隔排布、且沿第二方向延伸的多个第一侧墙层；所述第二图案层包括沿所述第一方向间隔排布、且沿第三方向延伸的多个第二侧墙层；所述第一方向、所述第二方向与所述第三方向为所述衬底所在平面内的任意三个方向；

38、将所述第二侧墙层与所述第一侧墙层界定的所述初始图案转移至所述初始掩膜层中，形成所述掩膜层。

39、第二方面，本公开实施例提供一种半导体结构，所述半导体结构通过上述实施例中的半导体结构的形成方法形成，包括：

40、衬底；

41、位于所述衬底表面的电容结构，所述电容结构至少包括主体部和位于所述主体部之上的第二突出部；

42、位于所述主体部顶部外周的顶部支撑层，所述第二突出部超出于所述顶部支撑层的顶表面。

43、在一些实施例中，所述电容结构还包括：位于所述主体部和所述第二突出部表面的电介质层和第二电极层。

44、在一些实施例中，所述半导体结构还包括位于所述主体部底部外周的底部支撑层、以及位于所述主体部中间外周的中间支撑层；

45、其中，所述顶部支撑层、所述中间支撑层和所述底部支撑层平行设置。

46、本公开实施例提供的半导体结构及其形成方法，其中，半导体结构的形成方法包括：提供具有多个间隔排布的第一电极层的叠层结构，第一电极层包括位于叠层结构之间的主体部以及超出于叠层结构的顶表面的第一突出部；在第一突出部之间形成牺牲填充层；处理牺牲填充层和叠层结构，暴露出主体部，并形成位于主体部之上的第二突出部；在第二突出部和暴露出的主体部的表面依次形成电介质层和第二电极层，以形成电容结构。由于在第二突出部的表面也形成了电介质层和第二电极层，即第二突出部可以作为电容结构的下电极的一部分，且由于第二突出部位于主体部之上，即第二突出部超出叠层结构的顶表面，因此，相较于相关技术，本公开实施例形成的电容结构的高度更高、容量更大。

技术特征：

1.一种半导体结构的形成方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述叠层结构包括牺牲层和支撑层；处理所述牺牲填充层和所述叠层结构，暴露出所述主体部，并形成位于所述主体部之上的第二突出部，包括：

3.根据权利要求2所述的方法，其特征在于，所述叠层结构包括由下至上依次堆叠的底部支撑层、底部牺牲层、中间支撑层、顶部牺牲层和顶部支撑层；所述图案化所述牺牲填充层和所述支撑层，以在相邻多个所述第一突出部之间、相邻多个所述主体部之间形成开口和通过所述开口去除所述牺牲层，以暴露出所述主体部，包括：

4.根据权利要求3所述的方法，其特征在于，所述方法还包括：

5.根据权利要求4所述的方法，其特征在于，在形成所述第二开口的同时，刻蚀所述第一突出部，形成所述第二突出部。

6.根据权利要求1至5任一项所述的方法，其特征在于，在所述第一突出部之间形成牺牲填充层，包括：

7.根据权利要求6所述的方法，其特征在于，所述提供叠层结构，包括：

8.根据权利要求7所述的方法，其特征在于，所述衬底包括阵列区域和外围区域；位于所述阵列区域中的所述掩膜层的高度小于位于所述外围区域中的掩膜层的高度。

9.根据权利要求8所述的方法，其特征在于，在所述通孔中形成所述第一电极层，包括：

10.根据权利要求9所述的方法，其特征在于，位于所述阵列区域的所述第一初始电极层的高度小于位于所述外围区域的所述第一初始电极层高度。

11.根据权利要求9所述的方法，其特征在于，所述第一电极层的高度相等。

12.根据权利要求7所述的方法，其特征在于，在所述衬底表面形成叠层结构，包括：

13.根据权利要求12所述的方法，其特征在于，在所述初始叠层结构的表面形成具有初始图案的掩膜层，包括：

14.一种半导体结构，其特征在于，其中，所述半导体结构通过上述权利要求1至13任一项所述的半导体结构的形成方法形成；至少包括：

15.根据权利要求14所述的半导体结构，其特征在于，所述电容结构还包括：位于所述主体部和所述第二突出部表面的电介质层和第二电极层。

16.根据权利要求14或15所述的半导体结构，其特征在于，所述半导体结构还包括位于所述主体部底部外周的底部支撑层、以及位于所述主体部中间外周的中间支撑层；

技术总结本公开实施例提供一种半导体结构及其形成方法，其中，方法包括：提供叠层结构；叠层结构内具有多个间隔排布的第一电极层，第一电极层包括位于叠层结构之间的主体部以及超出于叠层结构的顶表面的第一突出部；在第一突出部之间形成牺牲填充层；处理牺牲填充层和叠层结构，暴露出主体部，并形成位于主体部之上的第二突出部；其中，第二突出部的高度小于第一突出部的高度；在第二突出部和暴露出的主体部的表面依次形成电介质层和第二电极层，以形成电容结构。由于在第二突出部的表面也形成了电介质层和第二电极层，且第二突出部位于主体部之上，因此，本公开实施例形成的电容结构的高度更高、容量更大。技术研发人员：宛强,夏军,问明亮,李森,徐朋辉受保护的技术使用者：长鑫存储技术有限公司技术研发日：技术公布日：2024/7/15