半导体装置及其制造方法与流程

本发明构思涉及一种半导体装置及其制造方法，并且更具体地，涉及一种包括位线的半导体装置及其制造方法。

背景技术：

1、通过减小用于实现半导体装置的各个电路图案的尺寸，可以改进半导体装置的性能。另外，随着集成电路中半导体装置的集成度的增加，位线的线宽变得更小。诸如桥接缺陷和短路的缺陷的可能性可能随着尺寸的减小和集成度的增加而增加。特别地，用于在位线之间形成接触件的工艺可能变得更难以执行。

技术实现思路

1、本发明构思提供了一种用于制造包括位线之间的接触件的半导体装置的改进方法。

2、根据本发明构思的一方面，一种半导体装置包括：衬底，其具有由器件分离层限定的有源区域；多条位线，其设置在衬底上；掩埋接触件，其在多条位线中的相邻的位线之间设置在衬底上，并连接到有源区域；中间导电层，其设置在掩埋接触件上；着陆焊盘，其设置在中间导电层上；以及绝缘图案，其设置在着陆焊盘的侧壁上并且接触中间导电层的顶表面的至少一部分。

3、根据本发明构思的一方面，一种半导体装置包括：衬底，其具有由多个器件分离层限定的多个有源区域；多条位线，其设置在衬底上；多个位线封盖层，其布置在多条位线上；多个掩埋接触件，其在多条位线中的相邻的位线之间设置在衬底上，在竖直方向上延伸，并连接到多个有源区域；多个中间导电层，其分别设置在多个掩埋接触件上，具有设置在高于多条位线的顶表面的水平高度处的底表面；多个着陆焊盘，其设置在多个中间导电层上；以及绝缘图案，其设置在多个着陆焊盘中的每一个的侧壁上并且接触多个中间导电层中的每一个的顶表面的至少一部分。

4、根据本发明构思的一方面，一种半导体装置包括：衬底，其具有由多个器件分离层限定的多个有源区域；多条位线，其在衬底上在第一水平方向上延伸；多个位线封盖层，其分别设置在多条位线上；多个间隔件，其布置在多条位线的侧壁上；字线，其在衬底中在垂直于第一水平方向的第二水平方向上延伸；多个掩埋接触件，其在多条位线中的相邻的位线之间设置在衬底上，并连接到多个有源区域；多个中间导电层，其分别设置在多个掩埋接触件上，并且包括金属硅化物；多个着陆焊盘，其设置在多个中间导电层上；绝缘图案，其围绕多个着陆焊盘中的每一个的侧壁并且接触多个中间导电层中的每一个的顶表面的至少一部分；多个下电极，其分别设置在多个着陆焊盘上；电容器电介质层，其设置在绝缘图案上和多个下电极的侧壁上；

5、以及上电极，其设置在电容器电介质层上。

技术特征：

1.一种半导体装置，包括：

2.根据权利要求1所述的半导体装置，其中，所述掩埋接触件的顶表面的整体被所述中间导电层覆盖，并且

3.根据权利要求1所述的半导体装置，还包括：

4.根据权利要求3所述的半导体装置，其中，所述绝缘图案的上侧围绕所述着陆焊盘的侧壁，并且

5.根据权利要求3所述的半导体装置，其中，所述绝缘图案的与所述中间导电层的顶表面接触的第一底表面布置在高于所述绝缘图案的与所述间隔件接触的第二底表面的水平高度处。

6.根据权利要求5所述的半导体装置，其中，所述绝缘图案的第二底表面具有与所述多个位线封盖层的顶表面相距5纳米至20纳米的竖直距离。

7.根据权利要求3所述的半导体装置，其中，所述绝缘图案围绕所述着陆焊盘的侧壁，并且所述中间导电层的与所述绝缘图案接触的顶表面包括肩部。

8.根据权利要求3所述的半导体装置，其中，所述绝缘图案围绕所述着陆焊盘的侧壁，并且所述中间导电层的与所述绝缘图案接触的顶表面具有平坦轮廓部分。

9.根据权利要求1所述的半导体装置，其中，所述中间导电层由金属硅化物形成，并且包括硅化钴、硅化镍和硅化钨中的至少一种。

10.根据权利要求1所述的半导体装置，其中，所述中间导电层的底表面布置在高于所述多条位线的顶表面的水平高度处。

11.一种半导体装置，包括：

12.根据权利要求11所述的半导体装置，其中，所述多个掩埋接触件中的每一个的顶表面的整体被所述多个中间导电层中的相应的一个中间导电层覆盖，并且

13.根据权利要求11所述的半导体装置，其中，所述绝缘图案的底表面设置在低于所述多个位线封盖层的顶表面的水平高度处。

14.根据权利要求11所述的半导体装置，其中，所述绝缘图案的上部围绕所述多个着陆焊盘的侧壁，并且

15.根据权利要求11所述的半导体装置，其中，所述绝缘图案的接触所述多个中间导电层中的每一个的顶表面的第一底表面被设置在高于所述绝缘图案的最下表面的水平高度处。

16.根据权利要求15所述的半导体装置，其中，所述绝缘图案的最下表面具有距所述多个位线封盖层的顶表面的5纳米至20纳米之间的竖直距离。

17.根据权利要求11所述的半导体装置，其中，所述多个中间导电层由金属硅化物形成，并且包括硅化钴、硅化镍和硅化钨中的至少一种。

18.一种半导体装置，包括：

19.根据权利要求18所述的半导体装置，其中，所述绝缘图案的最下表面具有距所述多个位线封盖层的顶表面的5纳米至20纳米之间的竖直距离。

20.根据权利要求18的半导体装置，其中，所述绝缘图案的上部围绕所述多个着陆焊盘中的每一个的侧壁，并且

技术总结一种半导体装置，包括：衬底，其具有由器件分离层限定的有源区域；位于衬底上的多条位线；掩埋接触件，其在多条位线中的相邻的位线之间设置衬底上，并连接到有源区域；中间导电层，其设置在掩埋接触件上；着陆焊盘，其设置在中间导电层上；以及绝缘图案，其位于着陆焊盘的侧壁上，并接触中间导电层的顶表面的至少一部分。技术研发人员：严泰荣,裴成训,卢何林,申喜澈受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/8/1