技术新讯 > 电子电路装置的制造及其应用技术 > 用于三维存储器的L型字线连接结构的制作方法  >  正文

用于三维存储器的L型字线连接结构的制作方法

  • 国知局
  • 2024-08-02 15:13:58

本发明的描述、示例性实施方式,及权利要求书涉及半导体装置,且特定地涉及三维(three-dimensional;3d)存储器装置。

背景技术:

1、三维(three-dimensional;3d)存储器装置架构提供堆叠于基板上的多个单元对。为了提供对堆叠的每一单元格的存取,导体层需要经形成且暴露以允许每一单元对的单元格与控制电路连接。通常,三维存储器装置的导体层形成有设置在经堆叠单元对的任一侧上的台阶。然而,如将由本领域技术人员所了解,如此消耗了大量的装置面积。因此,需要提供用于堆叠多个单元对的三维结构。

技术实现思路

技术特征:

1.一种三维(3d)存储器装置,包含:

2.如权利要求1所述的三维存储器装置,所述单元对包含至少一个导体及至少一个绝缘体。

3.如权利要求2所述的三维存储器装置,包含多个l形导体,所述多个l形导体的每一者耦接至所述第一多个单元对及所述第二多个单元对的所述至少一个导体的相应一者。

4.如权利要求3所述的三维存储器装置,包含设置在所述第二层的表面上的多个触点,所述多个触点耦接至所述l形导体。

5.如权利要求1所述的三维存储器装置,其中所述第一多个单元对包含在10个与10000个之间的单元对,每一单元对具有第一厚度;并且所述第二多个单元对包含在10个与10000个之间的单元对,每一单元对具有第二厚度。

6.如权利要求5所述的三维存储器装置,其中所述第一沟槽的深度大体上等于所述第一多个单元对中的单元对的数目乘以所述第一厚度,并且其中所述第二沟槽的深度大体上等于所述第二多个单元对中的单元对的数目乘以所述第二厚度。

7.如权利要求6所述的三维存储器装置,其中所述第一厚度大体上等于所述第二厚度,并且其中所述第一多个单元对中的单元对的所述数目等于所述第二多个单元对中的单元对的所述数目。

8.如权利要求7所述的三维存储器装置,其中所述第一沟槽的宽度包含所述存储器阵列的长度加上所述第一多个单元对中的单元对的所述数目乘以所述第一厚度乘以四(2),并且其中所述第二沟槽的宽度包含所述存储器阵列的所述长度加上所述第二多个单元对中的单元对的所述数目乘以所述第二厚度乘以二(2)。

9.如权利要求1所述的三维存储器装置,其中所述存储器阵列包含动态随机存取存储器(dram)阵列或非与(nand)存储器阵列。

10.一种制造三维(3d)存储器装置的方法,包含以下步骤:

11.如权利要求10所述的制造所述三维存储器装置的方法,包含以下步骤:

12.如权利要求11所述的制造所述三维存储器装置的方法,包含以下步骤:由所述多个下存储器孔及所述多个上存储器孔形成所述存储器阵列。

13.如权利要求10所述的制造所述三维存储器装置的方法,所述单元对包含至少一个导体及至少一个绝缘体。

14.如权利要求13所述的制造所述三维存储器装置的方法,包含多个l形导体,所述多个l形导体的每一者耦接至所述第一多个单元对及所述第二多个单元对的所述至少一个导体的相应一者。

15.如权利要求14所述的制造所述三维存储器装置的方法,包含以下步骤:在所述模制材料的表面上形成多个触点,所述多个触点耦接至所述l形导体。

16.如权利要求10所述的制造所述三维存储器装置的方法,其中所述第一多个单元对包含在10个与10000个之间的单元对,每一单元对具有第一厚度;并且所述第二多个单元对包含在10个与10000个之间的单元对,每一单元对具有第二厚度。

17.如权利要求16所述的制造所述三维存储器装置的方法,其中所述第一沟槽的深度大体上等于所述第一多个单元对中的单元对的数目乘以所述第一厚度,并且其中所述第二沟槽的深度大体上等于所述第二多个单元对中的单元对的所述数目乘以所述第二厚度。

18.如权利要求17所述的制造所述三维存储器装置的方法,其中所述第一厚度大体上等于所述第二厚度,并且其中所述第一多个单元对中的单元对的所述数目等于所述第二多个单元对中的单元对的所述数目。

19.如权利要求18所述的制造所述三维存储器装置的方法,其中所述第一沟槽的宽度包含所述存储器阵列的长度加上所述第一多个单元对中的单元对的所述数目乘以所述第一厚度乘以四(2),并且其中所述第二沟槽的宽度包含所述存储器阵列的所述长度加上所述第二多个单元对中的单元对的所述数目乘以所述第二厚度乘以二(2)。

20.如权利要求10所述的制造三维存储器装置的方法,其中所述存储器阵列包含动态随机存取存储器(dram)阵列或非与(nand)存储器阵列。

技术总结描述了用于形成三维(3D)存储器结构的半导体制造工艺及具有三维存储器结构的半导体装置。三维存储器结构包含具有L形导电层的存储器单元层,其中每一层的L形导电层耦接至设置在顶层或最上层上方的金属线,以使得每一层中的存储器单元可经耦合至控制电路系统。技术研发人员:姜昌锡,李吉镛,弗雷德·费什伯恩,北岛知彦,姜声官,索尼·瓦吉斯受保护的技术使用者:应用材料公司技术研发日:技术公布日:2024/7/15

本文地址:https://www.jishuxx.com/zhuanli/20240801/245341.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。