用于三维存储设备中的中心阶梯结构的底部选择栅极触点的制作方法

本公开内容总体上涉及半导体，具体而言，涉及一种三维(3d)存储器的形成方法。

背景技术：

1、随着存储设备缩小到较小的管芯尺寸以降低制造成本且增加存储密度，由于工艺技术的局限性和可靠性问题，平面存储单元的缩放面临挑战。三维(3d)存储器架构可以解决平面存储单元中的密度和性能限制。

2、在3d nand存储器中，存储单元可垂直堆叠以增加每单位面积的存储容量，其中可以从共享字线寻址存储单元。为了访问垂直堆叠的存储单元的字线，可在存储器阵列的一个或两个边缘处形成阶梯结构。然而，为了进一步增加3d nand存储器的存储容量，已大大增加存储单元的数量和存储器阵列的大小。结果，存储器阵列中间的存储单元与字线末端处的电连接之间的距离增加，从而导致较大的寄生电阻和较慢的读/写速度。因此，需要改进3d nand存储器中的阶梯结构以在不牺牲性能的情况下实现较高存储密度。

技术实现思路

1、本公开内容中描述了三维(3d)存储设备及其形成方法的实施例。

2、本公开内容的一个方面提供了一种三维(3d)存储设备，包括：设置在衬底上的交替的导体/电介质层叠层；形成在交替的导体/电介质层叠层中的第一阶梯结构和第二阶梯结构；在第一方向上延伸并且电连接第一阶梯结构和第二阶梯结构的阶梯电桥；以及由阶梯电桥覆盖或部分覆盖的第一底部选择栅极段，其中，第一底部选择栅极段包括在不同于第一方向的第二方向上延伸的延伸部分。

3、在一些实施例中，交替的导体/电介质层叠层包括在垂直方向上交替排列的多个导电层和电介质层；阶梯电桥被配置为分别将第一阶梯结构中的导电层与第二阶梯结构中的导电层电连接。

4、在一些实施例中，阶梯电桥包括多个导电层和电介质层对。

5、在一些实施例中，3d存储设备还包括接触第一底部选择栅极段的延伸部分的至少一个第一底部选择栅极触点。

6、在一些实施例中，3d存储设备还包括底部选择栅极切割结构，其将所述交替的导体/电介质层叠层的底部导电层分离成至少第一底部选择栅极段和第二底部选择栅极段；其中，底部选择栅极切割结构包括一个或多个非线性区段。

7、在一些实施例中，底部选择栅极切割结构将第二底部选择栅极段分离成第二底部选择栅极段的两个子部分；以及第二底部选择栅极段的两个子部分通过至少两个第二底部选择栅极触点和位于交替的导体/电介质层叠层上方的图案化导电层中的导电线彼此电连接。

8、在一些实施例中，底部选择栅极切割结构的非线性区段包括沿着第一方向延伸的第一直线部分和沿着第二方向延伸的第二直线部分。

9、在一些实施例中，阶梯电桥包括在第一方向上比底部长的顶部。

10、在一些实施例中，3d存储设备还包括垂直穿透交替的导体/电介质层叠层的多个存储器串，多个存储器串各自包括：中心的芯部填充膜；围绕芯部填充膜的沟道层；以及围绕沟道层的存储膜。

11、在一些实施例中，多个存储器串分布在第一阶梯结构和第二阶梯结构的相对侧上。

12、在一些实施例中，第一阶梯结构和第二阶梯结构位于3d存储设备的存储器阵列的中心。

13、本公开内容的另一方面提供了一种用于形成三维(3d)存储设备的方法，包括：在衬底上的至少一个底部电介质层对中形成至少一个底部选择栅极切割结构，其中，至少一个底部选择栅极切割结构包括一个或多个非线性区段；在至少一个底部电介质层对上形成交替的电介质叠层，其中，交替的电介质叠层包括在垂直方向上交替排列的多个电介质层和牺牲层；以及在交替的电介质叠层中形成第一电介质阶梯结构、第二电介质阶梯结构和电介质电桥，其中，第一电介质阶梯结构和第二电介质阶梯结构通过在第一方向上延伸的电介质电桥连接。

14、在一些实施例中，方法还包括：用多个导电层替换交替的电介质叠层和至少一个底部电介质层对中的牺牲层以形成交替的导体/电介质层叠层。

15、在一些实施例中，方法还包括：在交替的导体/电介质层叠层的导电层上形成多个触点结构；其中，交替的导体/电介质层叠层的底部导电层由至少一个底部选择栅极切割结构划分为第一底部选择栅极段和第二底部选择栅极段。

16、在一些实施例中，形成多个触点结构包括形成与第一底部选择栅极段的沿着不同于第一方向的第二方向延伸的延伸部分接触的至少一个第一底部选择栅极触点。

17、在一些实施例中，形成多个触点结构包括形成与第二底部选择栅极段的至少两个子部分接触的至少两个第二底部选择栅极触点。

18、在一些实施例中，方法还包括形成图案化导电层，图案化导电层包括通过至少两个第二底部选择栅极触点电连接第二底部选择栅极段的至少两个子部分的至少一条连接线。

19、在一些实施例中，方法还包括：形成垂直穿透交替的电介质叠层的多个存储器串，其中，多个存储器串各自包括：中心的芯部填充膜；围绕芯部填充膜的沟道层；以及围绕沟道层的存储膜。

20、在一些实施例中，形成多个存储器串包括在第一电介质阶梯结构和第二电介质阶梯结构的相对侧上形成多个存储器串。

21、在一些实施例中，形成第一阶梯结构和第二阶梯结构包括在交替的电介质叠层的中心位置形成第一阶梯结构和第二阶梯结构。

22、本领域技术人员根据本公开内容的说明书、权利要求书和附图可以理解本公开内容的其他方面。

技术特征：

1.一种三维(3d)存储设备，包括：

2.根据权利要求1所述的三维存储设备，其中：

3.根据权利要求1所述的三维存储设备，还包括：

4.根据权利要求1所述的三维存储设备，还包括：

5.根据权利要求4所述的三维存储设备，其中：

6.根据权利要求4所述的三维存储设备，其中：

7.根据权利要求1所述的三维存储设备，其中，所述阶梯电桥包括在所述第一方向上比底部长的顶部。

8.根据权利要求1所述的三维存储设备，还包括：

9.根据权利要求8所述的三维存储设备，其中，所述多个存储器串分布在所述第一阶梯结构和所述第二阶梯结构的相对侧上。

10.根据权利要求1所述的三维存储设备，其中，所述第一阶梯结构和所述第二阶梯结构位于所述三维存储设备的存储器阵列的中心。

11.一种用于形成三维(3d)存储设备的方法，包括：

12.根据权利要求11所述的方法，还包括：

13.根据权利要求12所述的方法，还包括：

14.根据权利要求12所述的方法，还包括：

15.根据权利要求14所述的方法，其中，形成所述多个触点结构包括：

16.根据权利要求15所述的方法，其中，形成所述多个触点结构包括：

17.根据权利要求16所述的方法，还包括：

18.根据权利要求12所述的方法，还包括：

19.根据权利要求18所述的方法，其中，形成所述多个存储器串包括在所述第一电介质阶梯结构和所述第二电介质阶梯结构的相对侧上形成所述多个存储器串。

20.根据权利要求19所述的方法，其中，形成第一电介质阶梯结构和所述第二电介质阶梯结构包括：

技术总结公开了一种用于三维存储设备中的中心阶梯结构的底部选择栅极触点。具体地，公开了一种三维(3D)存储设备及形成其的制造方法。3D存储设备可以包括交替的导体/电介质层叠层，设置在衬底上；第一阶梯结构和第二阶梯结构，形成在交替的导体/电介质层叠层中；阶梯电桥，在第一方向上延伸并且电连接第一阶梯结构和第二阶梯结构；及第一底部选择栅极段，由阶梯电桥覆盖或部分覆盖。第一底部选择栅极段可以包括在不同于第一方向的第二方向上延伸的延伸部分。技术研发人员：J·郭,汤强受保护的技术使用者：长江存储科技有限责任公司技术研发日：技术公布日：2024/7/18