一种基于达芬奇架构的LDPC码译码方法和装置

本发明涉及通信，特别是指一种基于达芬奇架构的ldpc码译码方法及装置。

背景技术：

1、ldpc码以其优异的纠错性能和较低的译码复杂度已经被应用于wimax、数字视频广播、深空通信以及5g等场景和通信标准中。基于fpga和asic的ldpc译码器虽然可以获得较高的实时性和能量效率，但其开发周期长、灵活性和可扩展性差。新一代或未来通信系统正朝着软件化和虚拟化的方向发展，基于硬件的译码器无法满足新一代或未来通信系统对高灵活性和可扩展性发展需求。

2、近年来，随着半导体行业的飞速发展，通用处理器（cpu和gpu）已经发展为具有众多并行资源的高性能处理器。目前，学者们研究开发基于高性能通用处理器的ldpc软件译码架构，以适应新一代或未来通信系统的发展趋势。虽然现有的基于通用处理器的ldpc译码器可以获得较高的吞吐量，但其能量效率较低。

技术实现思路

1、为了解决现有技术存在的能量效率低的技术问题，本发明实施例提供了一种基于达芬奇架构的ldpc码译码方法及装置。所述技术方案如下：

2、一方面，提供了一种基于达芬奇架构的ldpc码译码方法，该方法由基于达芬奇架构的ldpc码译码设备实现，该方法包括：s101：为码字信息分配地址空间并初始化；s102：进行ldpc码译码；其中，包括对分层信息、变量节点信息和校验节点信息的迭代更新，以获得更新后的分层信息、更新后的变量节点信息和更新后的校验节点信息；s103：对接收到的码字进行判决。

3、可选地，所述为码字信息分配地址空间，具体包括：s101.1、在外部存储中为信道信息、分层信息、分层信息临时变量、校验矩阵及其行重信息、和译码判决后的码字信息分配地址空间，以获得外部存储中的信道信息、外部存储中的分层信息、外部存储中的分层信息临时变量、外部存储中的校验矩阵及其行重信息、和外部存储中的译码判决后的码字信息；s101.2、在统一缓冲区中为分层信息、变量节点信息、校验节点信息和判决码字信息分配地址空间，以获得统一缓冲区中的分层信息、统一缓冲区中的变量节点信息、统一缓冲区中的校验节点信息和统一缓冲区中的判决码字信息；为校验矩阵及其行重在标量缓冲区中分配地址空间，以获得标量缓冲区中的校验矩阵及其行重；s101.3、通过总线接口单元，利用所述外部存储中的信道信息对统一缓冲区的所述分层信息进行初始化，将所述校验节点信息初始化为0；利用所述校验矩阵及其行重信息来初始化所述标量缓冲区中的校验矩阵及其行重。

4、可选地，所述对分层信息、变量节点信息和校验节点信息的迭代更新，具体包括：s102.1、根据码字特点和所采用的信息更新策略，确定帧间和帧内并行度，对分层信息进行交织，以获得交织后的分层信息；利用所述交织后的分层信息对校验节点进行更新，以获得更新后的校验节点信息；s102.2、采用所述交织后的分层信息和所述更新后的校验节点信息完成变量节点信息的更新，以获得更新后的变量节点信息；s102.3、利用所述更新后的变量节点信息完成校验节点信息更新，以获得更新后的校验节点信息；s102.4、根据所述更新后的变量节点信息和所述更新后的校验节点信息完成分层信息的更新，以获得更新后的分层信息。

5、可选地，所述根据码字特点和所采用的信息更新策略，确定帧间和帧内并行度具体包括：对于校验矩阵子块维度较大的循环ldpc码字，帧内采用多行并行译码，帧间进行串行译码；对于校验矩阵子块维度较小的循环ldpc码字，帧内采用多行并行，帧间采用部分并行的方式。

6、可选地，所述对分层信息进行交织，以获得交织后的分层信息具体包括：将所需的分层信息从统一缓冲区搬运到外部存储的分层信息临时变量中；根据h矩阵子块的对角线偏移量将所对应的分层信息从外部存储搬运到统一缓冲区a和b中；完成分层信息的合并到外部存储中；将交织后的分层信息从外部存储搬运到统一缓冲区c中。

7、可选地，所述利用所述更新后的变量节点信息完成校验节点信息更新，以获得更新后的校验节点信息具体包括：采用前向后向策略以及组合比较和选择指令来完成校验节点信息绝对值的更新。

8、可选地，所述对接收到的码字进行判决具体包括：利用所述更新后的分层信息对所述码字进行判决，并存储判决后的码字。

9、另一方面，提供了一种基于达芬奇架构的ldpc码译码装置，该装置应用于基于达芬奇架构的ldpc码译码方法，该装置包括：初始化模块，用于为码字信息分配地址空间并初始化；译码模块，和所述初始化模块连接，用于对ldpc码译码；其中，包括对分层信息、变量节点信息和校验节点信息的迭代更新，以获得更新后的分层信息、更新后的变量节点信息和更新后的校验节点信息；判决模块，和所述译码模块连接，用于对接收到的码字进行判决。

10、另一方面，提供一种基于达芬奇架构的ldpc码译码设备，所述基于达芬奇架构的ldpc码译码设备包括：处理器；存储器，所述存储器上存储有计算机可读指令，所述计算机可读指令被所述处理器执行时，实现如上述基于达芬奇架构的ldpc码译码方法中的任一项方法。

11、另一方面，提供了一种计算机可读存储介质，所述存储介质中存储有至少一条指令，所述至少一条指令由处理器加载并执行以实现上述基于达芬奇架构的ldpc码译码方法中的任一项方法。

12、本发明实施例提供的技术方案带来的有益效果至少包括：

13、（1）本发明所述的基于达芬奇架构的ldpc码译码架构，可以采用洪水和分层信息更新策略，可根据码型特点高效设计并行度，充分利用处理器资源；

14、（2）由于达芬奇架构的能量效率较高，因此本发明所述的基于达芬奇架构的ldpc码译码器可以获得比现有基于通用处理器的ldpc码译码器更高的能耗比。

技术特征：

1.一种基于达芬奇架构的ldpc码译码方法，其特征在于，所述方法包括：

2.根据权利要求1所述的方法，其特征在于，所述为码字信息分配地址空间，具体包括：

3.根据权利要求1所述的方法，其特征在于，所述根据码字特点和所采用的信息更新策略，确定帧间和帧内并行度具体包括：

4.根据权利要求1所述的方法，其特征在于，所述对分层信息进行交织，以获得交织后的分层信息具体包括：

5.根据权利要求1所述的方法，其特征在于，所述利用所述更新后的变量节点信息完成校验节点信息更新，以获得更新后的校验节点信息具体包括：

6.根据权利要求1所述的方法，其特征在于，所述对接收到的码字进行判决具体包括：

7.一种基于达芬奇架构的ldpc码译码装置，所述基于达芬奇架构的ldpc码译码装置用于实现如权利要求1至6中任一项所述基于达芬奇架构的ldpc码译码方法，其特征在于，所述装置包括：

8.一种基于达芬奇架构的ldpc码译码设备，其特征在于，所述基于达芬奇架构的ldpc码译码设备包括：

9.一种计算机可读取存储介质，其特征在于，所述计算机可读取存储介质中存储有程序代码，所述程序代码可被处理器调用执行如权利要求1至6任一项所述的方法。

技术总结本发明提供一种基于达芬奇架构的LDPC码译码方法和装置，涉及通信技术领域。所述方法包括：S101：为码字信息分配地址空间并初始化；S102：进行LDPC码译码；其中，包括对分层信息、变量节点信息和校验节点信息的迭代更新，以获得更新后的分层信息、更新后的变量节点信息和更新后的校验节点信息；S103：对接收到的码字进行判决。通过本发明，可以使得译码方法更合理，充分利用处理器资源，获得更高的能耗比。技术研发人员：刘占献,张海君受保护的技术使用者：北京科技大学技术研发日：技术公布日：2024/7/18