一种NOR存储器件及其制作方法

本申请涉及半导体器件，尤其涉及一种nor存储器件及其制作方法。

背景技术：

1、nor存储器件具有快速的随机存取读取速度，可靠性高和使用寿命长等优势，在人工智能、汽车电子和工业领域中发挥着不可替代的作用。但是，传统的nor存储器件中存储单元不适合进行三维堆叠，集成度低，限制了其应用。

技术实现思路

1、鉴于上述问题，本申请提供了一种nor存储器件及其制作方法，以使得nor存储器件中存储单元能够进行三维堆叠，提高了nor存储器件的集成度。具体方案如下：

2、本申请第一方面提供一种nor存储器件，包括：

3、半导体衬底，半导体衬底的一侧表面内具有阱区；

4、堆叠层，堆叠层设置在阱区的表面上；

5、贯穿堆叠层的栅极结构；

6、其中，在第一方向上，堆叠层包括：依次层叠的多个存储单元；相邻两个存储单元之间具有隔离层，隔离层用于降低漏电流和/或降低层间电容；第一方向垂直于半导体衬底所在平面。

7、可选地，在上述nor存储器件中，在第一方向上，存储单元包括：多层依次层叠的第一半导体层；相邻第一半导体层之间具有第二半导体层；第一半导体层与第二半导体层中的一者为p型掺杂，另一者为n型掺杂；

8、其中， 同一存储单元中，第二半导体层用于作为mos的沟道；在第一方向上，与第二半导体层所相邻的两层第一半导体层中，一者用于作为mos的源区，另一者用于作为mos的漏区。

9、可选地，在上述nor存储器件中，隔离层包括在第一方向上依次设置的多层第三半导体层；

10、其中，第三半导体层的掺杂类型与第一半导体层的掺杂类型不同，且与第二半导体层的掺杂类型相同。

11、可选地，在上述nor存储器件中，隔离层包括至少一个隔离单元；

12、隔离单元包括在第一方向上连续排布的三层第三半导体层；同一隔离单元中，居中的一层第三半导体层的掺杂浓度大于其他两层第三半导体层的掺杂浓度。

13、可选地，在上述nor存储器件中，同一第三半导体层在第一方向上的掺杂浓度均匀不变。

14、可选地，在上述nor存储器件中，同一隔离单元中，居中的一层第三半导体层的掺杂浓度在第一方向上先逐渐增大，再逐渐减小，其他两层第三半导体层在第一方向上的掺杂浓度均匀不变。

15、可选地，在上述nor存储器件中，若隔离层包括多个隔离单元，多个隔离单元在第一方向依次层叠设置，且相邻的隔离单元之间具有第四半导体层，第四半导体层的掺杂类型与第一半导体层的掺杂类型相同。

16、可选地，在上述nor存储器件中，隔离层中所有膜层结构均为第三半导体层；

17、在第一方向上，同一隔离层中，任一相邻的两层第三半导体层中，一者为轻掺杂，另一者为重掺杂，且隔离层中相对两侧的两层第三半导体层均为轻掺杂。

18、可选地，在上述nor存储器件中，同一隔离层中，相邻两层第三半导体层之间均设置有第四半导体层，第四半导体层的掺杂类型与第一半导体层的掺杂类型相同。

19、可选地，在上述nor存储器件中，隔离层还包括两层第四半导体层，第四半导体层的掺杂类型与第一半导体层的掺杂类型相同；

20、同一隔离层中，所有第三半导体层依次层叠设置在两层第四半导体层之间。

21、可选地，在上述nor存储器件中，同一存储单元中，第二半导体层的数量为1或2。

22、可选地，在上述nor存储器件中，第一半导体层的厚度范围是10nm~200nm，掺杂浓度范围是1×1019cm-3~1×1021cm-3；

23、第二半导体层的厚度范围是10nm~200nm，掺杂浓度范围是1×1017cm-3~5×1018cm-3。

24、可选地，在上述nor存储器件中，还包括：

25、多个位于堆叠层内的接触孔结构，接触孔结构从堆叠层背离半导体衬底的一侧延伸至第一半导体层或第二半导体层内；第一半导体层以及第二半导体层均对应设置有一个接触孔结构；

26、堆叠层背离半导体衬底的一侧具有金属层，金属层包括多个信号线，栅极结构以及接触孔结构分别连接有对应的信号线。

27、可选地，在上述nor存储器件中，隔离层的厚度范围是100nm~500nm，掺杂浓度范围是1×1017cm-3~5×1019cm-3。

28、本申请第二方面提供了一种上述任一种nor存储器件的制作方法，包括：

29、提供半导体衬底，半导体衬底的一侧表面内形成有阱区；

30、在阱区的表面上形成堆叠层；

31、形成贯穿堆叠层的栅极结构；

32、其中，在第一方向上，堆叠层包括：依次层叠的多个存储单元；相邻两个存储单元之间具有隔离层，隔离层用于降低漏电流和/或降低层间电容；第一方向垂直于半导体衬底所在平面。

33、借由上述技术方案，本申请技术方案中，在相邻存储单元之间设置隔离层，通过隔离层能够降低漏电流和/或降低层间电容，以实现相邻存储单元之间的隔离，解决了nor存储器件由于存储单元垂直方向上隔离困难不能进行三维堆叠问题，使得nor存储器件中存储单元能够在第一方向上进行堆叠设置，从而实现了nor存储器件中存储单元的三维堆叠，提高了nor存储器件的集成度，可以在有限的面积内设置更多的存储单元，提高了nor存储器件的存储能力。

技术特征：

1.一种nor存储器件，其特征在于，包括：

2.根据权利要求1所述的nor存储器件，其特征在于，在所述第一方向上，所述存储单元包括：多层依次层叠的第一半导体层；相邻所述第一半导体层之间具有第二半导体层；所述第一半导体层与所述第二半导体层中的一者为p型掺杂，另一者为n型掺杂；

3.根据权利要求2所述的nor存储器件，其特征在于，所述隔离层包括在所述第一方向上依次设置的多层第三半导体层；

4.根据权利要求3所述的nor存储器件，其特征在于，所述隔离层包括至少一个隔离单元；

5.根据权利要求4所述的nor存储器件，其特征在于，同一所述第三半导体层在所述第一方向上的掺杂浓度均匀不变。

6.根据权利要求4所述的nor存储器件，其特征在于，同一所述隔离单元中，居中的一层所述第三半导体层的掺杂浓度在所述第一方向上先逐渐增大，再逐渐减小，其他两层所述第三半导体层在所述第一方向上的掺杂浓度均匀不变。

7.根据权利要求4所述的nor存储器件，其特征在于，若所述隔离层包括多个所述隔离单元，多个所述隔离单元在所述第一方向依次层叠设置，且相邻的所述隔离单元之间具有第四半导体层，所述第四半导体层的掺杂类型与所述第一半导体层的掺杂类型相同。

8.根据权利要求3所述的nor存储器件，其特征在于，所述隔离层中所有膜层结构均为所述第三半导体层；

9.根据权利要求3所述的nor存储器件，其特征在于，同一所述隔离层中，相邻两层所述第三半导体层之间均设置有第四半导体层，所述第四半导体层的掺杂类型与所述第一半导体层的掺杂类型相同。

10.根据权利要求3所述的nor存储器件，其特征在于，所述隔离层还包括两层第四半导体层，所述第四半导体层的掺杂类型与所述第一半导体层的掺杂类型相同；

11.根据权利要求2所述的nor存储器件，其特征在于，同一所述存储单元中，所述第二半导体层的数量为1或2。

12.根据权利要求2所述的nor存储器件，其特征在于，所述第一半导体层的厚度范围是10nm~200nm，掺杂浓度范围是1×1019cm-3~1×1021cm-3；

13.根据权利要求2所述的nor存储器件，其特征在于，还包括：

14.根据权利要求1~13任一项所述的nor存储器件，其特征在于，所述隔离层的厚度范围是100nm~500nm，掺杂浓度范围是1×1017cm-3~5×1019cm-3。

15.一种nor存储器件的制作方法，其特征在于，包括：

技术总结本申请公开了一种NOR存储器件及其制作方法，涉及半导体器件技术领域，NOR存储器件包括：半导体衬底，一侧表面内具有阱区；堆叠层，设置在阱区的表面上；贯穿堆叠层的栅极结构；在第一方向上，堆叠层包括：依次层叠的多个存储单元；相邻两个存储单元之间具有隔离层，隔离层用于降低漏电流和/或降低层间电容。本申请通过隔离层能够降低漏电流和/或降低层间电容，以实现相邻存储单元之间的隔离，解决了NOR存储器件由于存储单元垂直方向上隔离困难不能进行三维堆叠问题，使得NOR存储器件中存储单元能够在第一方向上进行堆叠设置，提高了NOR存储器件的集成度，可以在有限的面积内设置更多的存储单元，提高了NOR存储器件的存储能力。技术研发人员：颜紫金,朱慧珑受保护的技术使用者：中国科学院微电子研究所技术研发日：技术公布日：2024/7/18