一种三维存储器的制作方法

本发明属于半导体，特别涉及一种三维存储器。

背景技术：

1、nor flash是一种非易失性存储器，它的结构存储单元是并行排列的且为行列寻址，最小寻址单位是字节，因其逻辑电路近似于“或非门”而得名nor flash。其特点是具有高读取速度、随机存取能力和高写入耐久性，它的高读取速度使其非常适合用于需要快速读取数据的应用，如微控制器或嵌入式处理器的代码存储。

2、而随着5g、人工智能(ai)以及物联网(iot)等新一代信息技术的迅猛发展，海量且广泛的数据需要存储与处理，对半导体存储器的需求也在快速增长。在现今品类繁多的移动终端上，如可穿戴式设备，需要小尺寸的大容量的嵌入式存储。对nor flash的新需求越来越多，这强烈要求nor flash的新技术进步，目前，nor flash的结构一般为平面型，而平面型的结构会受到工艺节点的限制导致闪存器件中闪存单元的密度受限，从而使闪存器件的集成度较低，体积较大。

技术实现思路

1、本发明的目的在于提供一种三维存储器，通过本发明提供的三维存储器，能够提高存储器的集成度，能够提高空穴隧道效率，提高擦除速度，提高存储器的可靠性。

2、为解决上述技术问题，本发明提供一种三维存储器，至少包括：

3、衬底；

4、多个垂直沟道，设置在所述衬底内；

5、源极，设置在所述垂直沟道位于所述衬底的一端，整排所述垂直沟道共用同一所述源极；

6、漏掺杂区，设置在所述垂直沟道远离所述源极的一端；

7、栅极介质层，设置在所述漏掺杂区和所述源极之间的所述垂直沟道的四周；

8、金属栅极，设置在所述栅极介质层上，在与所述源极垂直的方向上，整排的所述垂直沟道外的所述金属栅极连通；以及

9、漏极，位于所述衬底上，且与所述漏掺杂区连接，所述漏极和所述源极平行设置。

10、在本发明一实施例中，所述存储器的存储单元的最小面积为4f2。

11、在本发明一实施例中，所述栅极介质层由所述垂直沟道表面起包括隧穿层、存储层、缓冲层和阻挡层。

12、在本发明一实施例中，所述隧穿层包括依次形成第一隧穿层、第二隧穿层和第三隧穿层，所述第一隧穿层、所述第三隧穿层和所述缓冲层为氧化硅层，所述第二隧穿层和所述存储层为氮化硅层，所述阻挡层为氧化铝层。

13、在本发明一实施例中，所述三维存储器还包括源掺杂区，所述源极的顶部位于源掺杂区内，或源极的顶部与源掺杂区的底部齐平。

14、在本发明一实施例中，所述漏掺杂区和所述源掺杂区的掺杂类型与所述垂直沟道相反，所述漏掺杂区和所述源掺杂区的掺杂浓度相等。

15、在本发明一实施例中，所述漏掺杂区的底部所在平面与所述金属栅极的顶部所在平面重合，所述源掺杂区的顶部所在平面与所述金属栅极的底部所在平面重合。

16、在本发明一实施例中，所述三维存储器还包括层间介质层，所述漏极设置在所述层间介质层上，所述漏极通过导电插塞与所述漏掺杂区连接。

17、在本发明一实施例中，在与所述源极垂直的方向上，相邻排的所述金属栅极之间通过绝缘材料层间隔。

18、在本发明一实施例中，在所述漏掺杂区四周，间隔设置有硬掩模层和侧墙结构，所述硬掩模层和所述侧墙结构全包裹所述漏掺杂区，所述硬掩模层和所述侧墙结构的深度与所述漏掺杂区的深度相等。

19、综上所述，本发明提供一种三维存储器，能够缩减小nor闪存阵列的单元面积，以提高nor闪存的密度，降低成本。能够使沟道的电场分布更加精确，提高存储器的性能。不需要多余连线，提高三维存储器件的连接性能。能够提高空穴隧道效率，提高擦除速度，同时降低擦除饱和度，能够减少电荷泄露，提高存储器的可靠性。通过三维存储器，能够突破工艺节点限制，提高闪存单元的密度，提高存储器的集成度，从而满足存储器在新一代信息技术的应用。

20、当然，实施本发明的任一产品并不一定需要同时达到以上所述的所有优点。

技术特征：

1.一种三维存储器，其特征在于，至少包括：

2.根据权利要求1所述的三维存储器，其特征在于，所述存储器的存储单元的最小面积为4f2。

3.根据权利要求1所述的三维存储器，其特征在于，所述栅极介质层由所述垂直沟道表面起包括隧穿层、存储层、缓冲层和阻挡层。

4.根据权利要求3所述的三维存储器，其特征在于，所述隧穿层包括依次形成第一隧穿层、第二隧穿层和第三隧穿层，所述第一隧穿层、所述第三隧穿层和所述缓冲层为氧化硅层，所述第二隧穿层和所述存储层为氮化硅层，所述阻挡层为氧化铝层。

5.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括源掺杂区，所述源极的顶部位于源掺杂区内，或源极的顶部与源掺杂区的底部齐平。

6.根据权利要求5所述的三维存储器，其特征在于，所述漏掺杂区和所述源掺杂区的掺杂类型与所述垂直沟道相反，所述漏掺杂区和所述源掺杂区的掺杂浓度相等。

7.根据权利要求5所述的三维存储器，其特征在于，所述漏掺杂区的底部所在平面与所述金属栅极的顶部所在平面重合，所述源掺杂区的顶部所在平面与所述金属栅极的底部所在平面重合。

8.根据权利要求1所述的三维存储器，其特征在于，所述三维存储器还包括层间介质层，所述漏极设置在所述层间介质层上，所述漏极通过导电插塞与所述漏掺杂区连接。

9.根据权利要求1所述的三维存储器，其特征在于，在与所述源极垂直的方向上，相邻排的所述金属栅极之间通过绝缘材料层间隔。

10.根据权利要求1所述的三维存储器，其特征在于，在所述漏掺杂区四周，间隔设置有硬掩模层和侧墙结构，所述硬掩模层和所述侧墙结构全包裹所述漏掺杂区，所述硬掩模层和所述侧墙结构的深度与所述漏掺杂区的深度相等。

技术总结本发明公开了一种三维存储器，属于半导体技术领域，所述三维存储器包括：衬底；多个垂直沟道，设置在所述衬底内；源极，设置在所述垂直沟道位于所述衬底的一端，整排所述垂直沟道共用同一所述源极；漏掺杂区，设置在所述垂直沟道远离所述源极的一端；栅极介质层，设置在所述漏掺杂区和所述源极之间的所述垂直沟道的四周；金属栅极，设置在所述栅极介质层上，在与所述源极垂直的方向上，整排的所述垂直沟道外的所述金属栅极连通；以及漏极，位于所述衬底上，且与所述漏掺杂区连接，所述漏极和所述源极平行设置。通过本发明提供的一种三维存储器，能够提高存储器的集成度，能够提高空穴隧道效率，提高擦除速度，提高存储器的可靠性。技术研发人员：刘佑铭,何学缅受保护的技术使用者：杭州积海半导体有限公司技术研发日：技术公布日：2024/7/23