非对称NAND门电路、时钟门控单元以及包括其的集成电路的制作方法

本公开涉及一种时钟门控单元，并且更具体地，涉及一种具有低功率的时钟门控单元和一种包括该时钟门控单元的集成电路。

背景技术：

1、处理数字信号的集成电路可以与时钟同步地操作。例如，集成电路可以包括数字电路，数字电路通过响应于时钟的上升沿和/或下降沿处理输入信号来生成输出信号，并且当时钟沿不出现时，数字电路的操作可以停止。时钟门控可以指通过选择性地提供时钟来停止或恢复数字电路的操作，并且因为数字电路的操作是不连续执行的，所以可以通过时钟门控来减少由数字电路消耗的功率。

2、集成电路可以包括根据控制信号选择性地输出时钟的时钟门控电路(即，时钟门控单元)，并且可能需要时钟门控电路中断和恢复时钟的供应以防止接收时钟的数字电路的故障。

技术实现思路

1、一个或多个示例实施例提供一种能够进行在使能信号与时钟信号之间具有改善的建立上升特性的高速操作的时钟门控单元以及一种包括该时钟门控单元的集成电路。

2、根据示例实施例的方面，一种时钟门控单元包括：反相器电路，被配置为通过使时钟信号反相来生成反相时钟信号；第一控制电路，被配置为接收反相时钟信号、使能信号和扫描使能信号，并在第一节点处输出第一内部信号；第二控制电路，被配置为接收第一内部信号、时钟信号、使能信号和扫描使能信号，并在第二节点处输出第二内部信号；以及输出驱动器，被配置为接收第二内部信号，并且将输出时钟信号输出到输出节点并将第三内部信号输出到第三节点。第一控制电路和第二控制电路被配置为在第三节点处接收第三内部信号。

3、根据示例实施例的另一方面，一种非对称nand门电路包括：第一p型晶体管，包括连接到第一节点的栅极和连接到第二节点的漏极；第二p型晶体管，包括向其输入时钟信号的栅极和连接到第二节点的漏极；彼此并联连接的第一n型晶体管、第二n型晶体管和第三n型晶体管，第一n型晶体管、第二n型晶体管和第三n型晶体管中的每一个包括连接到第二节点的漏极；第四n型晶体管，包括向其输入时钟信号的栅极和连接到第一n型晶体管的源极的漏极；以及第五n型晶体管，包括连接到第一节点的栅极和连接到第四n型晶体管的源极的漏极。

4、根据示例实施例的另一方面，一种集成电路包括：第一时钟门控单元，被配置为接收时钟信号并根据第一使能信号输出第一输出时钟信号；以及至少一个第一触发器(flip-flop)，被配置为接收第一输出时钟信号。第一时钟门控单元包括：反相器电路，被配置为使时钟信号反相以生成反相时钟信号；第一控制电路，被配置为接收反相时钟信号、第一使能信号和扫描使能信号，并输出第一内部信号；第二控制电路，被配置为接收第一内部信号、时钟信号、第一使能信号和扫描使能信号，并输出第二内部信号；和输出驱动器，被配置为接收第二内部信号并将第一输出时钟信号输出到输出节点。输出驱动器被配置为向第一控制电路和第二控制电路提供第三内部信号。

技术特征：

1.一种时钟门控单元，包括：

2.根据权利要求1所述的时钟门控单元，其中，第一控制电路包括：

3.根据权利要求2所述的时钟门控单元，其中，第四p型晶体管的栅极和第一反相器电路的输出端子连接到第一节点以提供第一控制电路的反馈路径。

4.根据权利要求1所述的时钟门控单元，其中，第二控制电路包括：

5.根据权利要求4所述的时钟门控单元，其中，第二控制电路的第一n型晶体管包括向其输入使能信号的栅极，

6.根据权利要求1所述的时钟门控单元，其中，输出驱动器包括：

7.根据权利要求1所述的时钟门控单元，其中，第二控制电路包括：

8.根据权利要求7所述的时钟门控单元，其中，传输门电路包括：

9.根据权利要求7所述的时钟门控单元，其中，第一n型晶体管包括向其输入使能信号的栅极，

10.根据权利要求7所述的时钟门控单元，其中，第四节点电连接到第一控制电路和第二控制电路。

11.一种非对称nand门电路，包括：

12.根据权利要求11所述的非对称nand门电路，其中，第一n型晶体管包括向其输入使能信号的栅极，

13.一种集成电路，包括：

14.根据权利要求13所述的集成电路，还包括：

15.根据权利要求14所述的集成电路，其中，第二时钟门控单元是非对称nand门电路，包括反相器电路、第一控制电路、第二控制电路和输出驱动器。

16.根据权利要求13所述的集成电路，其中，第一控制电路包括：

17.根据权利要求16所述的集成电路，其中，第四p型晶体管的栅极连接到第一反相器电路的输出端子，并且第一内部信号在第一反相器电路的输出端子处被输出。

18.根据权利要求13所述的集成电路，其中，第二控制电路包括：

19.根据权利要求13所述的集成电路，其中，输出驱动器包括：

20.根据权利要求13所述的集成电路，其中，第二控制电路包括：

技术总结提供一种时钟门控单元。时钟门控单元包括：反相器电路，被配置为通过使时钟信号反相来生成反相时钟信号；第一控制电路，被配置为接收反相时钟信号、使能信号和扫描使能信号，并在第一节点处输出第一内部信号；第二控制电路，被配置为接收第一内部信号、时钟信号、使能信号和扫描使能信号，并在第二节点处输出第二内部信号；以及输出驱动器，被配置为接收第二内部信号，并且将输出时钟信号输出到输出节点并将第三内部信号输出到第三节点。第一控制电路和第二控制电路被配置为在第三节点处接收第三内部信号。技术研发人员：姜秉坤,李达熙受保护的技术使用者：三星电子株式会社技术研发日：技术公布日：2024/7/25