一种数字可编程增益集成仪表放大器的制作方法

本技术涉及放大器，具体涉及一种数字可编程增益集成仪表放大器。

背景技术：

1、仪表放大器(instrumentation amplifier)是差分放大器的一种改良版本，它拥有输入缓冲器，这使得它不需要输入阻抗匹配，因此非常适用于测量以及电子仪器。作为一种精密差分电压放大器，仪表放大器源于运算放大器且在很多方面优于运算放大器。仪表放大器有两运放、三运放两种结构，三运放结构的仪表放大器在输入阻抗、共模抑制比、增益精度等方面优于两运放结构。但现有技术中的多种三运放结构(图1、图2、图3)基本上都存在温漂大的问题。

技术实现思路

1、鉴于以上所述现有技术的缺点，本技术的目的在于提供一种数字可编程增益集成仪表放大器，用于解决现有技术存在的至少一个问题。

2、为实现上述目的及其他相关目的，一种数字可编程增益集成仪表放大器，所述仪表放大器包括：

3、射极跟随器，接输入信号，用于将输入信号进行放大；

4、差分放大器，其输入端接所述射极跟随器的输出端，用于将射极跟随器的输出信号进行放大；

5、比例放大器，其中一输入端接所述差分放大器的输出端，另一输入端接电阻阵列，用于将所述差分放大器的输出信号按比例进行放大；所述电阻阵列包括多个电阻，所述多个电阻中的多个电阻构成一个或多个信号通道，每一个所述信号通道对应一放大增益；

6、逻辑控制器，输出控制信号，用于根据所述比例放大器的放大倍数控制所述一个或多个信号通道中的一个信号通道导通。

7、于本发明一实施例中，所述射极跟随器包括：

8、第一运放，包括第一正向输入端和第一反向输出端；

9、第二运放，包括第二正向输入端和第二反向输出端；

10、所述第一正向输入端接输入信号的负信号/正信号，第一反向输入端与所述第一运放的输出端连接，第一运放的输出端与所述差分放大器的其中一个输入端连接；所述第二正向输入端接输入信号的正信号/负信号，第二反向输入端与第二运放的输出端连接，第二运放的输出端连接与所述差分放大器的另一个输入端连接。

11、于本发明一实施例中，所述第一运放与所述第二运放具有相同结构，所述第一运放包括：第一晶体管至第十七晶体管、第五电阻至第十五电阻、第一电容、第二电容；

12、第一晶体管的基极与第二晶体管的基极连接，第一晶体管的发射极经串联连接的第五电阻、第六电阻接第一电压，第二晶体管的发射极经串联连接的第七电阻、第八电阻接第一电压，第一晶体管的源极分别与基极以及第四晶体管的集电极连接，第四晶体管的发射极与第三晶体管的发射极连接并形成第一连接节点，第四晶体管的基极分别与第五晶体管基极、第五晶体管的集电极连接，第三晶体管的集电极与第一晶体管的集电极连接并形成第二连接节点；第六晶体管的基极经第九电阻接输入信号；第六晶体管的集电极接第一电压，第六晶体管的发射极与第七晶体管的集电极连接，第七晶体管的发射极与第八晶体管的集电极连接，第八晶体管的发射极经第十电阻接第二电压，第七晶体管的集电极与基极连接；第三晶体管的基极与第六晶体管的发射极连接；第一连接节点与第九晶体管的集电极连接，第九晶体管的发射极经第十一电阻接第二电压；第十晶体管的发射极经第十二电阻接第二电压，第十晶体管的集电极与第十四晶体管的集电极连接并形成第三连接节点，第十四晶体管的集电极经串联连接的第十四电阻、第一电容与第十四晶体管的基极连接，第十四晶体管的发射极接第一电压，第十四晶体管的基极接第二连接节点；第十一晶体管的发射极经第十三电阻接第二电压，第十一晶体管的集电极与第十二晶体管的发射极连接，第十二晶体管的集电极接第三电压；第十二晶体管的基极接第三连接节点；第八晶体管的基极、第九晶体管的基极、第十晶体管的基极、第十一晶体管的基极分别接第一偏置电压；第十五晶体管的基极接第三连接节点，第十五晶体管的集电极接第一电压，第十五晶体管的发射极分别与第十六晶体管的基极、第十七晶体管的集电极连接，第十七晶体管的发射极经第十五电阻接第二电压，第十七晶体管的基极接第二偏置电压，第十六晶体管的集电极接第一电压，第十六晶体管的发射极与第十八晶体管的发射极连接，第十八晶体管的集电极接第二电压，第十八晶体管的基极与第十二晶体管的发射极连接，第十八晶体管的集电极与基极之间并联第二电容；第十三晶体管的发射极与第三连接节点连接；第十三晶体管的集电极与基极连接后分别与第十八晶体管的发射极、第十六晶体管的发射极连接并作为第一运放的输出端；第五晶体管的发射极与第六晶体管的基极连接，第五晶体管的基极与集电极连接后与第一运放的输出端连接。

13、于本发明一实施例中，所述差分放大器包括：

14、第一电阻、第二电阻、第三电阻和第四电阻；

15、第三运放，包括第三正向输入端和第三反向输入端；

16、所述第一电阻连接于所述第一运放的输出端与所述第三反向输入端之间，所述第二电阻连接于所述第二运放的输出端与所述第三正向输入端之间，所述第三电阻连接于所述第三反向输入端与第三运放的输出端之间，所述第四电阻的一端与所述第三正向输入端连接，所述第四电阻的另一端外接第四电压，且所述第四电阻的另一端与电阻阵列连接。

17、于本发明一实施例中，所述第三运放包括：第一晶体管至第四晶体管、第九晶体管至第十七晶体管、第五电阻至第八电阻、第十一电阻至第十五电阻、第一电容和第二电容；

18、第一晶体管的基极与第二晶体管的基极连接，第一晶体管的发射极经串联连接的第五电阻、第六电阻接第一电压，第二晶体管的发射极经串联连接的第七电阻、第八电阻接第一电压，第一晶体管的源极分别与基极以及第四晶体管的集电极连接，第四晶体管的发射极与第三晶体管的发射极连接并形成第一连接节点，第三晶体管的基极接第一输入信号，第四晶体管的基极接第二输入信号；第三晶体管的集电极与第一晶体管的集电极连接并形成第二连接节点；第一连接节点与第九晶体管的集电极连接，第九晶体管的发射极经第十一电阻接第二电压；第十晶体管的发射极经第十二电阻接第二电压，第十晶体管的集电极与第十四晶体管的集电极连接并形成第三连接节点，第十四晶体管的集电极经串联连接的第十四电阻、第一电容与第十四晶体管的基极连接，第十四晶体管的发射极接第二电压，第十四晶体管的基极接第二连接节点；第十一晶体管的发射极经第十三电阻接第二电压，第十一晶体管的集电极与第十二晶体管的发射极连接，第十二晶体管的集电极接第三电压；第十二晶体管的基极接第三连接节点；第九晶体管的基极、第十晶体管的基极、第十一晶体管的基极分别接第一偏置电压；第十五晶体管的基极接第三连接节点，第十五晶体管的集电极接第二电压，第十五晶体管的发射极分别与第十六晶体管的基极、第十七晶体管的集电极连接，第十七晶体管的发射极经第十五电阻接第一电压，第十七晶体管的基极接第二偏置电压，第十六晶体管的集电压接第二电压，第十六晶体管的发射极与第十八晶体管的发射极连接，第十八晶体管的集电极接第二电压，第十八晶体管的基极与第十二晶体管的发射极连接，第十八晶体管的集电极与基极之间并联第二电容；第十三晶体管的发射极与第三连接节点连接；第十三晶体管的集电极与基极连接后分别与第十八晶体管的发射极、第十六晶体管的发射极连接并作为第三运放的输出端。

19、于本发明一实施例中，所述比例放大器包括：

20、第四运放，包括第四正向输入端和第四反向输入端；

21、电阻阵列，包括逻辑控制端、第一非逻辑控制端和第二非逻辑控制端；

22、所述第四正向输入端与所述差分放大器的输出端连接，所述第四反向输入端接所述逻辑控制端，第一非逻辑控制端接第四电压，第二非逻辑控制端接第四运放的输出端。

23、于本发明一实施例中，所述逻辑控制器包括第一输出端、第二输出端、第三输出端，分别输出一所述控制信号；所述逻辑控制器包括：第十八晶体管至第三十一晶体管和第十六电阻至第十九电阻；

24、第十八晶体管的基极经第十电阻接第三输入信号，第十九晶体管的基极与第二十晶体管的基极连接并形成第四连接节点，第二十一晶体管的基极经第十七电阻接第四输入信号；第十八晶体管的集电极、第十九晶体管的集电极、第二十晶体管的集电极、第二十一晶体管的集电极分别接第六电压；第十八晶体管的发射极与第十九晶体管的发射极连接后与第二十二晶体管的集电极连接，第四连接节点与第二十三晶体管的集电极连接，第二十晶体管的发射极与第二十一晶体管的发射极连接后与第二十四晶体管的集电极连接；第二十二晶体管的基极、第二十三晶体管的基极、第二十四晶体管的基极接第一偏置电压，第二十二晶体管的发射极、第二十三晶体管的发射极、第二十四晶体管的发射极连接后经第十八电阻第五电压；第三十三晶体管的基极与第三十二晶体管的基极分别接第二偏置电压，第三十三晶体管的发射极与第三十二晶体管的发射极分别接第六电压，第三十三晶体管的集电极分别与第二十五晶体管的发射极、第二十七晶体管的发射极连接，第二十六晶体管的基极与第二十四晶体管的集电极连接，第二十六晶体管的集电极与第二十五晶体管的集电极连接后作为所述第一输出端；第二十七晶体管的发射极作为所述第二输出端，第二十五晶体管的基极与第二十二晶体管的集电极连接，第三十二晶体管的集电极分别与第二十六晶体管的发射极、第二十八晶体管发射极连接，第二十八晶体管的基极与第二十七晶体管的基极连接，第二十八晶体管的集电极作为所述第三输出端，第二十三晶体管的集电极分别与第二十八晶体管的基极、第十九电阻的一端，第十九电阻的另一端分别与第二十九晶体管的基极和集电极连接，第二十九晶体管的发射极分别与第三十晶体管的集电极和基极连接，第三十晶体管的发射极与第三十一晶体管的发射极连接，第三十一晶体管的集电极接第六电压，第三十一晶体管的基极接地。

25、于本发明一实施例中，所述第一偏置电压与所述第二偏置电压通过偏置电路输出，所述偏置电路包括：第一mos管、第二mos管、第二十电阻至第二十三电阻和第三十二晶体管至第三十八晶体管；

26、第三十二晶体管的基极与第三十三晶体管的基极连接，第三十二晶体管的集电极与基极连接，第三十二晶体管的发射极分别与第三十四晶体管的集电极、第三十五晶体管的基极连接，第三十四晶体管的发射极接第七电压，第三十三晶体管的发射极分别与第三十四晶体管的基极、第三十五晶体管的集电极连接，第三十五晶体管的发射极经第二十电阻接第七电压，第三十二晶体管的集电极与第二mos管的源极连接，第二mos管的漏极与第一mos管的源极连接，第一mos管的漏极接第八电压，第一mos管的栅极与第二mos管的栅极分别接第九电压；第三十三晶体管的集电极分别与第三十六晶体管的基极、集电极连接，第三十六晶体管的发射极经第二十一电阻接第八电压，第三十六晶体管的基极与第三十七晶体管的基极连接后输出第一偏置电压，第三十七晶体管的发射极经第二十二电阻接第八电压，第三十七晶体管的集电极与第三十八晶体管的集电极连接，第三十八晶体管的发射极经第二十三电阻接第七电压；第三十八晶体管的基极与集电极连接后输出第二偏置电压。

27、于本发明一实施例中，所述电阻阵列中的电阻采用低温度系数的金属薄膜电阻。

28、如上所述，本技术提供的一种数字可编程增益集成仪表放大器，具有以下有益效果：

29、本技术的一种数字可编程增益集成仪表放大器，所述仪表放大器包括：放大模块，接输入信号，用于将输入信号进行放大；电阻阵列，包括多个电阻，所述多个电阻中的多个电阻构成一个或多个信号通道，每一个所述信号通道对应一放大增益；逻辑控制器，输出控制信号，用于根据所述比例放大器的放大倍数控制所述一个或多个信号通道中的一个信号通道导通。本技术通过逻辑控制器及电阻阵列，可实现增益可选；同时，电阻阵列中的电阻采用低温度系数的金属薄膜电阻，电阻集成在电路内部，解决外接增益电阻不匹配问题，使得该放大器增益具有低温漂特性。

30、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本技术。