技术新讯 > 电子电路装置的制造及其应用技术 > 一种功放模块以及一种器件的制作方法  >  正文

一种功放模块以及一种器件的制作方法

  • 国知局
  • 2024-08-02 12:56:25

本发明涉及电力电子,特别涉及一种功放模块以及一种器件。

背景技术:

1、功率放大器作为通信系统的核心元件,在通信系统里发挥着至关重要的作用。为了提高功率放大器的集成度,现在通常会使用金属陶瓷管壳来封装功率放大器,并会将功率放大器中的射频匹配网络封装在金属陶瓷管壳内,这样就不需要在功率放大器外的板级电路中额外设计射频匹配网络了。

2、但是,在现有技术中,在使用金属陶瓷管壳封装功率放大器时,一般都会将功率放大器内偏置电路中并联到地的电容器模块集成在功率放大器外的板级电路上。由于偏置电路中并联到地的电容器模块的尺寸较大,这样就导致功率放大器外板级电路的尺寸较大。目前,针对这一技术问题,还没有较为有效的解决办法。

技术实现思路

1、有鉴于此,本发明的目的在于提供一种功放模块以及一种器件,以解决现有技术中功率放大器外板级电路尺寸较大的技术问题。其具体方案如下:

2、为了解决上述技术问题,本发明提供了一种功放模块,包括:功率放大器和封装所述功率放大器的管壳,所述功率放大器的匹配网络封装于所述管壳内,所述功率放大器的偏置电路也封装于所述管壳内,所述偏置电路包括n个偏置模块,所述偏置模块中设置有接地的电容器模块以及与所述电容器模块相并联的阻抗模块;所述电容器模块包括第一电容器单元;所述偏置模块包括与目标晶体管相连接的输入偏置电路和/或输出偏置电路;其中,n≥1;所述偏置模块的数量与所述功率放大器中晶体管的数量相适配;所述阻抗模块使得所述匹配网络实现工作带宽内的射频信号开路;所述目标晶体管为所述功率放大器中的任意一个晶体管。

3、优选的,所述输入偏置电路内设置有接地的第一电容器单元以及与所述第一电容器单元相并联的第一阻抗单元;所述输出偏置电路内设置有接地的第二电容器单元以及与所述第二电容器单元相并联的第二阻抗单元;所述第一阻抗单元使得所述输入偏置电路实现工作带宽内的射频信号开路;所述第二阻抗单元使得所述输出偏置电路实现工作带宽内的射频信号开路。

4、优选的,所述第一电容器单元分别连接第一pad和第二pad,所述第一pad和所述第二pad均设置于所述管壳内,并且,所述第二pad通过金属过孔连接到地。

5、优选的,所述第一阻抗单元包括:中心频率为四分之一波长的第一微带线以及第一电容;所述第一电容在所述功率放大器的工作频率处阻抗等效为零;

6、其中,所述第一电容器单元的第一端通过金线与所述管壳上栅极供电引脚的pad相连,所述第一电容器单元的第一端还与所述第一电容的第一端和所述第一微带线的第一端相连,所述第一电容器单元的第二端和所述第一电容的第二端均接地,所述第一微带线的第二端与所述目标晶体管的输入端相连。

7、优选的,还包括:第一电阻;

8、其中,所述第一电阻的第一端与所述第一微带线的第二端相连,所述第一电阻的第二端与所述目标晶体管的输入端相连。

9、优选的,所述第一阻抗单元包括:第二电容和第一电感;所述第二电容在所述功率放大器的工作频率处阻抗等效为零;所述第一电感为纳亨级别的电感;

10、其中,所述第一电容器单元的第一端通过金线与所述管壳上栅极供电引脚的pad相连,所述第一电容器单元的第一端还与所述第二电容的第一端和所述第一电感的第一端相连,所述第一电容器单元的第二端和所述第二电容的第二端均接地,所述第一电感的第二端与所述目标晶体管的输入端相连。

11、优选的,所述第一阻抗单元包括:第三电容和第二电阻;所述第三电容在所述功率放大器的工作频率处阻抗等效为零;所述第二电阻为百欧级别的电阻;

12、其中,所述第一电容器单元的第一端通过金线与所述管壳上栅极供电引脚的pad相连,所述第一电容器单元的第一端还与所述第三电容的第一端和所述第二电阻的第一端相连,所述第一电容器单元的第二端和所述第三电容的第二端均接地,所述第二电阻的第二端与所述目标晶体管的输入端相连。

13、优选的,所述第二阻抗单元包括:中心频率为四分之一波长的第二微带线以及第四电容;所述第四电容在所述功率放大器的工作频率处阻抗等效为零;

14、其中,所述第二电容器单元的第一端通过金线与所述管壳上漏极供电引脚的pad相连,所述第二电容器单元的第一端还与所述第四电容的第一端和所述第二微带线的第一端相连,所述第二电容器单元的第二端和所述第四电容的第二端均接地,所述第二微带线的第二端与所述目标晶体管的输出端相连。

15、优选的,所述第二阻抗单元包括:第五电容和第二电感;所述第五电容在所述功率放大器的工作频率处阻抗等效为零;所述第二电感为纳亨级别的电感;

16、其中,所述第二电容器单元的第一端通过金线与所述管壳上漏极供电引脚的pad相连,所述第二电容器单元的第一端还与所述第五电容的第一端和所述第二电感的第一端相连,所述第二电容器单元的第二端和所述第五电容的第二端均接地,所述第二电感的第二端与所述目标晶体管的输出端相连。

17、优选的,所述目标晶体管具体为氮化镓晶体管或砷化镓晶体管。

18、优选的,所述管壳具体为金属陶瓷管壳。

19、为了解决上述技术问题,本发明还提供了一种器件,包括板级电路,以及如前述所公开的一种功放模块。

20、可见,在本申请中,因为是将功率放大器的匹配网络和偏置电路均封装于管壳内,其中,偏置电路包括n个偏置模块,偏置模块中设置有接地的电容器模块以及与电容器模块相并联的阻抗模块。电容器模块包括用于滤除杂波的第一电容器单元;偏置模块包括与目标晶体管相连接的输入偏置电路和/或输出偏置电路。这样就相当于是将偏置电路中尺寸较大并联接地的电容器模块由功率放大器外的板级电路转移到了用于封装功率放大器的管壳内,由此就可以显著降低功率放大器外板级电路的尺寸。并且,阻抗模块能够使得匹配网络实现工作带宽内的射频信号开路,并使偏置电路不参与功率放大器的射频阻抗匹配。由此就可以使得本申请所提供的功率放大器可以应用于各种级联类型的信号放大电路中,而且,也可以保证功率放大器在对射频信号进行放大时稳定性与可靠性。相应的,本申请所提供的一种器件,同样具有上述有益效果。

技术特征:

1.一种功放模块,包括:功率放大器和封装所述功率放大器的管壳,其特征在于,所述功率放大器的匹配网络封装于所述管壳内,所述功率放大器的偏置电路也封装于所述管壳内,所述偏置电路包括n个偏置模块,所述偏置模块中设置有接地的电容器模块以及与所述电容器模块相并联的阻抗模块;所述电容器模块包括第一电容器单元;所述偏置模块包括与目标晶体管相连接的输入偏置电路和/或输出偏置电路;其中,n≥1;所述偏置模块的数量与所述功率放大器中晶体管的数量相适配;所述阻抗模块使得所述匹配网络实现工作带宽内的射频信号开路;所述目标晶体管为所述功率放大器中的任意一个晶体管。

2.根据权利要求1所述的一种功放模块,其特征在于,所述输入偏置电路内设置有接地的第一电容器单元以及与所述第一电容器单元相并联的第一阻抗单元;所述输出偏置电路内设置有接地的第二电容器单元以及与所述第二电容器单元相并联的第二阻抗单元;所述第一阻抗单元使得所述输入偏置电路实现工作带宽内的射频信号开路;所述第二阻抗单元使得所述输出偏置电路实现工作带宽内的射频信号开路。

3.根据权利要求2所述的一种功放模块,其特征在于,所述第一电容器单元分别连接第一pad和第二pad,所述第一pad和所述第二pad均设置于所述管壳内,并且,所述第二pad通过金属过孔连接到地。

4.根据权利要求2所述的一种功放模块,其特征在于,所述第一阻抗单元包括:中心频率为四分之一波长的第一微带线以及第一电容;所述第一电容在所述功率放大器的工作频率处阻抗等效为零;

5.根据权利要求4所述的一种功放模块,其特征在于,还包括:第一电阻;

6.根据权利要求2所述的一种功放模块,其特征在于,所述第一阻抗单元包括:第二电容和第一电感;所述第二电容在所述功率放大器的工作频率处阻抗等效为零;所述第一电感为纳亨级别的电感;

7.根据权利要求2所述的一种功放模块,其特征在于,所述第一阻抗单元包括:第三电容和第二电阻;所述第三电容在所述功率放大器的工作频率处阻抗等效为零;所述第二电阻为百欧级别的电阻;

8.根据权利要求2所述的一种功放模块,其特征在于,所述第二阻抗单元包括:中心频率为四分之一波长的第二微带线以及第四电容;所述第四电容在所述功率放大器的工作频率处阻抗等效为零;

9.根据权利要求2所述的一种功放模块,其特征在于,所述第二阻抗单元包括:第五电容和第二电感;所述第五电容在所述功率放大器的工作频率处阻抗等效为零;所述第二电感为纳亨级别的电感;

10.根据权利要求1所述的一种功放模块,其特征在于,所述目标晶体管具体为氮化镓晶体管或砷化镓晶体管。

11.根据权利要求1至10任一项所述的一种功放模块,其特征在于,所述管壳具体为金属陶瓷管壳。

12.一种器件,其特征在于,包括板级电路,以及如权利要求1至11任一项所述的一种功放模块。

技术总结本申请公开了一种功放模块以及一种器件,属于电力电子技术领域,该功放模块包括:功率放大器和封装功率放大器的管壳,功率放大器的匹配网络封装于管壳内,功率放大器的偏置电路也封装于管壳内,偏置电路包括N个偏置模块,偏置模块中设置有接地的电容器模块以及与电容器模块相并联的阻抗模块;电容器模块包括第一电容器单元;偏置模块包括与目标晶体管相连接的输入偏置电路和/或输出偏置电路;其中,N≥1;偏置模块的数量与功率放大器中晶体管的数量相适配;阻抗模块使得匹配网络实现工作带宽内的射频信号开路。目标晶体管为功率放大器中的任意一个晶体管。通过本申请所提供的功率放大器可以显著降低功率放大器外板级电路的尺寸。技术研发人员:徐涛,杨天应,陈高鹏受保护的技术使用者:睿思微系统(烟台)有限公司技术研发日:技术公布日:2024/8/1

本文地址:https://www.jishuxx.com/zhuanli/20240802/238171.html

版权声明:本文内容由互联网用户自发贡献,该文观点仅代表作者本人。本站仅提供信息存储空间服务,不拥有所有权,不承担相关法律责任。如发现本站有涉嫌抄袭侵权/违法违规的内容, 请发送邮件至 YYfuon@163.com 举报,一经查实,本站将立刻删除。