一种灵活可配的高稳定时频同步系统硬件架构及实现方法

本技术涉及时频同步，特别是涉及一种灵活可配的高稳定时频同步系统硬件架构及实现方法。

背景技术：

1、随着科学技术的不断发展和进步，众多领域对时频同步稳定度的要求也越来越高，时频同步技术已经渗透到电力、交通、通信、安防、金融、地质等各个领域，尤其在卫星导航系统、探月工程等领域对时频同步稳定度要求高、误差影响因素复杂、实现技术难度大。以往时频同步设备多以模块组合方式实现，系统参数固化，遇到相位干扰频率输出不稳定，并且设备体积大，无法满足高精度时频同步高稳定度、小型化、灵活可配等系统需要。

技术实现思路

1、基于此，有必要针对上述现有时频同步系统中存在稳定性差，电路复杂，设备体积大等技术问题，提供一种灵活可配的高稳定时频同步系统硬件架构及实现方法。

2、一种灵活可配的高稳定时频同步系统硬件架构，包括：时频同步天线、时频同步射频通道、时频测量解算单元和时频基准与调频调相单元；

3、其中，时频同步天线通过采用收发一体设计用于射频信号的接收与发射；

4、时频同步射频通道由接收通道和发射通道组成，时频同步射频通道通过与时频同步天线配合实现射频信号的上下变频和射频信号的发射与接收，并通过与时频测量解算单元配合实现中频信号的接收与发射；

5、时频测量解算单元用于收发中频信号并对中频信号进行测量与钟差解算，输出调频调相信息至时频基准与调频调相单元；

6、时频基准与调频调相单元通过接收调频调相信息，并采用双晶振与数字锁相环相位微跃技术进行信号频率与相位调整，输出1pps和时钟供外部节点使用或用于外部时间与频率比对，并给时频测量解算单元提供工作时钟实现时频同步系统的时钟同源与时间基准统一。

7、在其中一个实施例中，时频测量解算单元包括：高速模数转换器、高速数模转化器、时钟管理模块、第一fpga、存储模块以及接口；

8、其中，高速模数转换器用于进行中频信号接收采样；高速数模转化器用于中频信号发射；

9、时钟管理模块分别与高速模数转换器、高速数模转化器和第一fpga连接，用于将时频基准与调频调相单元提供的工作时钟分发给高速模数转换器、高速数模转化器和第一fpga，保证多芯片时钟同源与时间基准统一；

10、第一fpga分别与高速模数转换器、高速数模转化器连接，用于对中频信号进行测量与钟差解算；

11、存储模块与第一fpga连接，用于存储数据；

12、接口与第一fpga连接，用于提供调试和对外通信。

13、在其中一个实施例中，存储模块包括：flash存储器和ddr3缓存器；其中，flash存储器用于存储第一fpga的固化程序；ddr3缓存器用于缓存第一fpga运行过程中的数据。

14、在其中一个实施例中，接口包括标准jtag在线调试电路与对外通用接口通信电路。

15、在其中一个实施例中，时频基准与调频调相单元包括依次连接的晶振a、第二fpga、高精度数模转换器、模拟低通滤波器、晶振b以及功分器；

16、其中，晶振a用于提供系统参考；

17、第二fpga用于接收并处理时频测量解算单元发送的调频调相信息，并输出调频调相数字信号；

18、高精度数模转换器用于将第二fpga输出的调频调相数字信号转换成对应的模拟信号；

19、模拟低通滤波器用于平滑高精度数模转换器输出的模拟信号，去除高斯噪声；

20、晶振b用于接收模拟低通滤波器输出的平滑模拟信号并进行信号频率与相位调整；

21、功分器用于功分晶振b的输出信号，其中，功分后的第一路时钟输出信号作为数字锁相环反馈信号再次送入到第二fpga中进行鉴频鉴相比较，形成闭环控制，并获取第二fpga内部工作时钟计数产生的1pps；功分后的第二路时钟输出信号作为时钟对外输出，以供外部节点使用或用于外部时间与频率比对；功分后的第三路时钟输出给时频测量解算单元提供工作时钟，实现时频同步系统的时钟同源与时间基准统一。

22、在其中一个实施例中，第二fpga内部工作时钟计数产生的1pps的相位与时钟输出信号的相位一致。

23、在其中一个实施例中，第二fpga包括dds、鉴频鉴相模块、数字滤波模块、分频器和时钟计数模块；

24、dds与晶振a连接，用于接收时频测量解算单元发送的调频调相信息并生成数字信号；

25、鉴频鉴相模块分别与dds和分频器连接，用于接收dds输出的数字信号和经过分频器分频后的数字锁相环反馈信号进行鉴频鉴相；

26、数字滤波模块接收鉴频鉴相模块的输出用于数字滤波，并输出调频调相数字信号至高精度数模转换器；

27、分频器用于对数字锁相环反馈信号进行分频，并将分频后的信号输入鉴频鉴相模块；

28、时钟计数模块用于接收数字锁相环反馈信号进行时钟计数，并输出1pps。

29、在其中一个实施例中，时频测量解算单元与时频基准与调频调相单元共用一个fpga，通过fpga分别对中频信号进行测量与钟差解算，并对调频调相信息进行处理。

30、在其中一个实施例中，时频同步射频通道与时频测量解算单元中的高速模数转换器、高速数模转化器集成为可配置射频集成芯片，通过可配置射频集成芯片进行中频信号的接收与发射。

31、一种基于上述灵活可配的高稳定时频同步系统硬件架构的时频同步系统实现方法，所述方法包括：

32、通过时频同步射频通道与时频同步天线配合实现射频信号的上下变频和射频信号的发射与接收；

33、通过时频同步射频通道与时频测量解算单元配合实现中频信号的接收与发射，并根据时频测量解算单元对中频信号进行测量与钟差解算，输出调频调相信息至时频基准与调频调相单元；

34、根据时频基准与调频调相单元接收调频调相信息，并采用双晶振与数字锁相环相位微跃技术进行本地基频信号频率与相位调整，输出1pps和时钟供外部节点使用或用于外部时间与频率比对，并给时频测量解算单元提供工作时钟实现时频同步系统的时钟同源与时间基准统一。

35、上述一种灵活可配的高稳定时频同步系统硬件架构及实现方法，该系统硬件架构包括时频同步天线、时频同步射频通道、时频测量解算单元和时频基准与调频调相单元。其中，时频同步天线与时频同步射频通道配合实现射频信号的上下变频和射频信号的发射与接收；时频同步射频通道与时频测量解算单元配合实现中频信号的接收与发射；且时频测量解算单元通过对中频信号进行测量与钟差解算，输出调频调相信息至时频基准与调频调相单元；时频基准与调频调相单元可接收时频测量解算单元的调频调相信息，采用双晶振与数字锁相环相位微跃技术实现本地基频信号频率与相位的调整，并输出1pps和时钟供外部节点使用或用于外部时间与频率比对，且给时频测量解算单元提供工作时钟，为时频同步系统提供了同源并保持稳定相位的时间基准，实现了时频同步系统的时钟同源与时间基准统一。

36、相较于现有技术，本技术具备的有益效果包括：

37、(1)稳定性高。本技术的时频同步系统硬件架构采用双晶振与数字锁相环相位微跃技术进行本地基频信号频率与相位调整，以双晶振作为参考和被控对象、以全数字全自动闭环控制系统，实现了相位频率调整平稳输出，解决了时钟频率相位干扰、时频阶跃调整带来的输出抖动等问题，确保了时频同步系统高稳定性运行。

38、(2)小型化设计。本技术的时频同步系统硬件架构中可将时频测量解算单元中的fpga和时频基准与调频调相单元中的fpga合二为一，并可将时频同步射频通道与时频测量解算单元中的高速模数转换器、高速数模转化器集成为可配置射频集成芯片，采用fpga集成控制与可配射频集成芯片架构，大幅缩减了模块线缆互连和电路复杂度，降低了系统成本，提高了系统可靠性，实现了时频同步系统小型化设计。

39、(3)灵活可配。本技术的时频同步系统硬件架构中采用数字锁相环相位微跃技术与可配置射频集成芯片架构，实现了频率捷变、相位可调、频段、增益可配，可以满足不同时频同步系统的应用需求。