直接存储器存取命令的硬件管理的制作方法

背景技术：

1、系统直接存储器存取(dma)引擎是一个模块，该模块协调计算机系统内的设备(例如，输入/输出接口和显示器控制器)与存储器之间或存储器中的不同位置之间的直接存储器存取数据传输。dma引擎通常位于诸如中央处理单元(cpu)或图形处理器(gpu)的处理器上，并且从在处理器上运行的应用程序接收命令。基于该命令，dma引擎从dma源(例如，在存储器中定义的第一存储器缓冲器)读取数据，并将数据写入到dma目的地(例如，在存储器中定义的第二缓冲器)。

技术实现思路

技术特征：

1.一种方法，所述方法包括：

2.根据权利要求1所述的方法，所述方法进一步包括：

3.根据权利要求2所述的方法，其中，发起由所述第一dma引擎进行的所述数据传输的所述第一部分的传输进一步包括：

4.根据权利要求2或权利要求3所述的方法，其中，发起由所述第二dma引擎进行的所述数据传输的所述第二部分的传输进一步包括：

5.根据权利要求1至4中任一项所述的方法，其中，确定所述数据传输的所述第一部分进一步包括在所述第一dma引擎和所述第二dma引擎之间交错总dma传输大小。

6.根据权利要求1至5中任一项所述的方法，所述方法进一步包括：

7.根据权利要求6所述的方法，所述方法进一步包括：

8.一种处理器设备，所述处理器设备包括：

9.根据权利要求8所述的处理器设备，其中，所述多个dma引擎中的每个dma引擎包括驱动多个传输引擎的单个命令引擎。

10.根据权利要求8或权利要求9所述的处理器设备，其中，所述多个dma引擎中的每个dma引擎被配置为接收指示所述dma传输命令被存储在系统存储器中的dma缓冲器处的dma通知。

11.根据权利要求8至10中任一项所述的处理器设备，其中，所述多个dma引擎中的第一dma引擎被配置为向可通信地耦合到第一处理堆叠管芯小芯片的高速缓存存储器传送高速缓存探测请求，并且基于接收到指示所述高速缓存存储器中的高速缓存命中的返回响应来传输所述数据传输的第一部分。

12.根据权利要求11所述的处理器设备，其中，所述多个dma引擎中的第二dma引擎被配置为向可通信地耦合到第二处理堆叠管芯小芯片的高速缓存存储器传送所述高速缓存探测请求，并且基于接收到指示所述高速缓存存储器中的高速缓存未命中的返回响应，从所有者主存储器传输所述数据传输的第二部分。

13.根据权利要求8至13中任一项所述的处理器设备，其中，所述多个dma引擎中的每个dma引擎被配置为通过在所述多个dma引擎之间交错总dma传输大小来独立地确定所述数据传输的所述部分。

14.根据权利要求8至14中任一项所述的处理器设备，所述处理器设备进一步包括：

15.根据权利要求14所述的处理器设备，其中，所述主dma引擎进一步被配置为向所述多个dma引擎中的每个dma引擎提交所述多个较小的工作负荷中的不同工作负荷。

16.一种系统，所述系统包括：

17.根据权利要求16所述的系统，所述系统进一步包括：

18.根据权利要求16或权利要求17所述的系统，其中，所述多个dma引擎中的每个dma引擎被配置为通过在所述多个dma引擎之间交错总dma传输大小来独立地确定所述数据传输的所述部分。

19.根据权利要求16至18中任一项所述的系统，其中，所述多个dma引擎中的第一dma引擎被配置为向可通信地耦合到第一处理堆叠管芯小芯片的高速缓存存储器传送高速缓存探测请求，并且基于接收到指示所述高速缓存存储器中的高速缓存命中的返回响应来传输所述数据传输的第一部分。

20.根据权利要求19所述的系统，其中，所述多个dma引擎中的第二dma引擎被配置为向可通信地耦合到第二处理堆叠管芯小芯片的高速缓存存储器传送所述高速缓存探测请求，并且基于接收到指示所述高速缓存存储器中的高速缓存未命中的返回响应，从所有者主存储器传输所述数据传输的第二部分。

技术总结一种用于DMA传输命令的硬件管理的方法包括由第一DMA引擎[314]存取DMA传输命令，并确定由DMA传输命令请求的数据传输的第一部分。至少部分地基于DMA传输命令来发起由第一DMA引擎进行的数据传输的第一部分的传输。类似地，至少部分地基于DMA传输命令来发起由第二DMA引擎进行的数据传输的第二部分。在传输数据传输的第一部分和第二部分之后，生成指示，该指示发信号通知DMA传输命令所请求的数据传输完成。技术研发人员：约瑟夫·格雷特豪斯,肖恩·基利,艾伦·史密斯,安东尼·阿萨罗,王玲玲,米林德·尼姆莱卡,哈里·森吉拉拉,菲力克斯·库赫林受保护的技术使用者：超威半导体公司技术研发日：技术公布日：2024/8/16