一种时钟切换电路的制作方法

本发明涉及模拟集成电路，具体涉及一种时钟切换电路。

背景技术：

1、随着科技的发展与进步，数模混合电子系统已经应用于各行各业的设备当中。数模混合电子系统常常通过时钟信号对各个电路元件进行同步工作，目前，许多数模混合电子系统存在两个时钟源，在数模混合电子系统工作过程中，可能会出现通信链路故障或设备故障等，如设备故障等原因导致输入的主输入时钟源信号丢失，当主输入时钟信号丢失时，后续系统功能模块就无法正常工作，则需要将系统的时钟切换至另一个时钟源。在实际操作中，如果主输入的时钟信号的异常被技术人员察觉，技术人员在察觉后立即手动将系统的时钟信号切换至另一个时钟源，但是，手动切换时钟信号不仅效率低且工作人员无法保证每次完成时钟信号的切换时间为最佳。

2、因此，如何提供一种主输入时钟切换时间短、效率快的时钟切换电路，是目前亟需解决的技术问题。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明提供一种时钟切换电路，以解决上述技术问题中的至少之一。

2、为达到上述目的及其他相关目的，本申请提供的技术方案如下。

3、本申请提供了一种时钟切换电路，包括：

4、时钟输出模块，基于控制信号对主时钟信号和次时钟信号进行切换输出；

5、信号控制模块，对所述主时钟信号进行状态检测，根据检测结果生成所述控制信号；

6、当所述检测结果为所述主时钟信号丢失时，所述信号控制模块对外输出第一状态的控制信号，所述时钟输出模块根据所述第一状态的控制信号对外输出所述次时钟信号；当所述检测结果从丢失变为存在时，所述信号控制模块对外输出第二状态的控制信号，所述时钟输出模块根据第二状态的控制信号对外输出所述主时钟信号。

7、于本发明的一实施例中，所述信号控制模块包括主时钟检测单元、主时钟状态监控单元、主时钟恢复单元、锁存器及信号输出单元，所述主时钟检测单元对所述主时钟信号进行状态检测，得到脉冲信号；所述主时钟状态监控单元基于所述次时钟信号和所述脉冲信号监控所述主时钟信号是否丢失，所述主时钟恢复单元基于所述复位信号和所述主时钟信号确定所述主时钟信号的变化情况；所述锁存器根据所述主时钟状态监控单元输出的信号和所述主时钟恢复单元输出的信号存储所述主时钟信号的状态；所述信号输出单元基于模式选择信号控制所述时钟切换电路的工作模式，当所述时钟切换电路处于智能切换模式时，对所述锁存器锁存的信号进行输出，得到所述控制信号。

8、于本发明的一实施例中，所述主时钟检测单元包括第一非门、第二非门、第三非门、第一延时器、第二延时器、第一与非门、第二与非门、第一与门、第二与门；所述第一非门的输出端经所述第一延时器、所述第二非门后接所述第一与非门的第一输入端，所述第一非门的输出端还接所述第一与非门的第二输入端，所述第一与非门的输出端接所述第一与门的第一输入端，所述第一非门的输入端经所述第二延时器、所述第三非门后接所述第二与非门的第一输入端，所述第一非门的输入端还接所述第二与非门的第二输入端，所述第二与非门的输出端接所述第二与门的第一输入端，所述第二与门的第二输入端接所述模式选择信号，所述第二与门的输出端接所述第一与门的第二输入端，其中，所述第一非门的输入端接所述主时钟信号，所述第一与门输出所述脉冲信号。

9、于本发明的一实施例中，所述主时钟状态监控单元包括第一触发器和第二触发器，所述第一触发器的输入端接电源电压，所述第一触发器的输出端接所述第二触发器的输入端，其中，所述第一触发器的时钟信号输入端和所述第二触发器的时钟信号输入端接所述次时钟信号，所述第一触发器的复位端和所述第二触发器的复位端接所述脉冲信号，所述第二触发器的正相输出端为所述主时钟状态监控单元的输出端。

10、于本发明的一实施例中，所述主时钟恢复单元包括n个第三触发器和第四非门，第i个第三触发器的反相输出端接第i个第三触发器的输入端，第i个第三触发器的反相输出端还接第i+1个第三触发器的时钟信号输入端，第n个第三触发器的正相输出端接所述第四非门的输入端，其中，第一个第三触发器的时钟信号输入端接所述主时钟信号，所述n个第三触发器的复位端接所述复位信号，所述第四非门的输出端为所述主时钟恢复单元的输出端。

11、于本发明的一实施例中，所述锁存器包括第五非门、第三与非门和第四与非门，所述第五非门的输出端接所述第三与非门的第一输入端，所述第三与非门的输出端接所述第四与非门的第一输入端，所述第四与非门的第二输入端接所述模式选择信号，所述第四与非门的输出端接所述第三与非门的第二输入端，其中，所述第五非门的输入端和所述第四与非门的第三输入端为所述锁存器的输入端，所述第三与非门的输出端为所述锁存器的输出端。

12、于本发明的一实施例中，所述信号输出单元包括第六非门、第七非门、第八非门及二选一多路选择器，所述第六非门的输出端经第七非门、第八非门后接所述二选一多路选择器的第一输入端，其中，所述第六非门的输入端为所述信号输出单元的输入端，所述第七非门的输出端输出所述复位信号，所述二选一多路选择器的第二输入端接手动输入信号，所述二选一多路选择器的选择端接所述模式选择信号，所述二选一多路选择器的输出端对外输出所述控制信号。

13、于本发明的一实施例中，所述时钟输出模块包括第一异或门、第二异或门、第三异或门和第九非门，所述第一异或门的输出端接所述第三异或门的第一输入端，所述第九非门的输出端接所述第二异或门的第一输入端，所述第二异或门的输出端接所述第三异或门的第二输入端，其中，所述第一异或门的第二输入端接所述控制信号，所述第九非门的输入端接所述控制信号，所述第二异或门的第二输入端接所述主时钟信号，所述第一异或门的第一输入端接所述次时钟信号，所述第三异或门的输出端为所述时钟输出模块的输出端。

14、本申请提供一种时钟切换电路，该时钟切换电路包括时钟输出模块和信号控制模块，通过信号控制模块对主时钟信号的状态进行检测，并根据检测结果产生不同状态的控制信号，通过时钟输出模块根据不同状态控制信号对主时钟信号和次时钟信号进行自动切换输出，在主时钟信号的异常时，输出次时钟信号，在主时钟信号恢复正常时，从次时钟信号切换为主时钟信号。本申请提供的时钟切换电路可在主时钟信号丢失后自动切换到次时钟信号，当主时钟信号恢复后又自动切换回主时钟信号，能避免因主时钟信号丢失而导致电路系统瘫痪的不良影响，且该电路结构简单，占用面积小。

15、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

技术特征：

1.一种时钟切换电路，其特征在于，包括：

2.根据权利要求1所述的时钟切换电路，其特征在于，所述信号控制模块包括主时钟检测单元、主时钟状态监控单元、主时钟恢复单元、锁存器及信号输出单元，所述主时钟检测单元对所述主时钟信号进行状态检测，得到脉冲信号；所述主时钟状态监控单元基于所述次时钟信号和所述脉冲信号监控所述主时钟信号是否丢失，所述主时钟恢复单元基于所述复位信号和所述主时钟信号确定所述主时钟信号的变化情况；所述锁存器根据所述主时钟状态监控单元输出的信号和所述主时钟恢复单元输出的信号存储所述主时钟信号的状态；所述信号输出单元基于模式选择信号控制所述时钟切换电路的工作模式，当所述时钟切换电路处于智能切换模式时，对所述锁存器锁存的信号进行输出，得到所述控制信号。

3.根据权利要求2所述的时钟切换电路，其特征在于，所述主时钟检测单元包括第一非门、第二非门、第三非门、第一延时器、第二延时器、第一与非门、第二与非门、第一与门、第二与门；所述第一非门的输出端经所述第一延时器、所述第二非门后接所述第一与非门的第一输入端，所述第一非门的输出端还接所述第一与非门的第二输入端，所述第一与非门的输出端接所述第一与门的第一输入端，所述第一非门的输入端经所述第二延时器、所述第三非门后接所述第二与非门的第一输入端，所述第一非门的输入端还接所述第二与非门的第二输入端，所述第二与非门的输出端接所述第二与门的第一输入端，所述第二与门的第二输入端接所述模式选择信号，所述第二与门的输出端接所述第一与门的第二输入端，其中，所述第一非门的输入端接所述主时钟信号，所述第一与门输出所述脉冲信号。

4.根据权利要求2所述的时钟切换电路，其特征在于，所述主时钟状态监控单元包括第一触发器和第二触发器，所述第一触发器的输入端接电源电压，所述第一触发器的输出端接所述第二触发器的输入端，其中，所述第一触发器的时钟信号输入端和所述第二触发器的时钟信号输入端接所述次时钟信号，所述第一触发器的复位端和所述第二触发器的复位端接所述脉冲信号，所述第二触发器的正相输出端为所述主时钟状态监控单元的输出端。

5.根据权利要求2所述的时钟切换电路，其特征在于，所述主时钟恢复单元包括n个第三触发器和第四非门，第i个第三触发器的反相输出端接第i个第三触发器的输入端，第i个第三触发器的反相输出端还接第i+1个第三触发器的时钟信号输入端，第n个第三触发器的正相输出端接所述第四非门的输入端，其中，第一个第三触发器的时钟信号输入端接所述主时钟信号，所述n个第三触发器的复位端接所述复位信号，所述第四非门的输出端为所述主时钟恢复单元的输出端。

6.根据权利要求2所述的时钟切换电路，其特征在于，所述锁存器包括第五非门、第三与非门和第四与非门，所述第五非门的输出端接所述第三与非门的第一输入端，所述第三与非门的输出端接所述第四与非门的第一输入端，所述第四与非门的第二输入端接所述模式选择信号，所述第四与非门的输出端接所述第三与非门的第二输入端，其中，所述第五非门的输入端和所述第四与非门的第三输入端为所述锁存器的输入端，所述第三与非门的输出端为所述锁存器的输出端。

7.根据权利要求2所述的时钟切换电路，其特征在于，所述信号输出单元包括第六非门、第七非门、第八非门及二选一多路选择器，所述第六非门的输出端经第七非门、第八非门后接所述二选一多路选择器的第一输入端，其中，所述第六非门的输入端为所述信号输出单元的输入端，所述第七非门的输出端输出所述复位信号，所述二选一多路选择器的第二输入端接手动输入信号，所述二选一多路选择器的选择端接所述模式选择信号，所述二选一多路选择器的输出端对外输出所述控制信号。

8.根据权利要求1所述的时钟切换电路，其特征在于，所述时钟输出模块包括第一异或门、第二异或门、第三异或门和第九非门，所述第一异或门的输出端接所述第三异或门的第一输入端，所述第九非门的输出端接所述第二异或门的第一输入端，所述第二异或门的输出端接所述第三异或门的第二输入端，其中，所述第一异或门的第二输入端接所述控制信号，所述第九非门的输入端接所述控制信号，所述第二异或门的第二输入端接所述主时钟信号，所述第一异或门的第一输入端接所述次时钟信号，所述第三异或门的输出端为所述时钟输出模块的输出端。

技术总结本申请提供一种时钟切换电路，该时钟切换电路包括时钟输出模块和信号控制模块，通过信号控制模块对主时钟信号的状态进行检测，并根据检测结果产生不同状态的控制信号，通过时钟输出模块根据不同状态控制信号对主时钟信号和次时钟信号进行自动切换输出，在主时钟信号的异常时，输出次时钟信号，在主时钟信号恢复正常时，从次时钟信号切换为主时钟信号。本申请提供的时钟切换电路可在主时钟信号丢失后自动切换到次时钟信号，当主时钟信号恢复后又自动切换回主时钟信号，能避免因主时钟信号丢失而导致电路系统瘫痪的不良影响，且该电路结构简单，占用面积小。技术研发人员：谭博文,潘宇翔,臧剑栋,白开全,俞宙,付东兵,朱璨受保护的技术使用者：重庆吉芯科技有限公司技术研发日：技术公布日：2024/12/2