一种多通道JESD204B接收端的数字电路的制作方法

本发明涉及数字电路领域，具体涉及一种多通道jesd 204b接收端的数字电路。

背景技术：

1、数模转换器(dac)用于将数字信号转换为模拟信号；其输入是数字信号，输出是模拟信号。早期低速数模转换器的数字信号输入接口使用的是cmos接口(complementarymetaloxide semiconductor)；后来随着采样速度的提升，数模转换器的数字信号输入接口开始使用lvds差分接口(low voltage differential signaling，即低电压差分信号)。但cmos接口，lvds差分接口在数据传输上存在一定的问题，随着数模转换器位宽的增加，电路板上走线数量会大大增加，而且每根走线的长度必须一致，做到线延迟匹配；并且大量电路板走线容易受到干扰，影响数据有效传输；随着数模转换器采样速度进一步增加，cmos接口，lvds接口无法完成多位数字信号的高速传输。

2、因此，如何提供一种能满足高速数模转换器的数字信号输入接口进行信号输入的数字电路，是目前亟需解决的技术问题。

技术实现思路

1、鉴于以上所述现有技术的缺点，本发明提供一种多通道jesd 204b接收端的数字电路，以解决上述技术问题中的至少之一。

2、为达到上述目的及其他相关目的，本申请提供的技术方案如下。

3、根据本申请实施例的一个方面，提供了一种多通道jesd 204b接收端的数字电路，包括：

4、启动模块，用于生成启动信号，并基于预设配置信息对数字电路进行信息配置，以启动所述数字电路；

5、数据流处理模块，用于接收jesd 204b发送端发送的第一预设多通道的待传输数字信号；基于所述预设配置信息中预设通道连接关系将所述待传输数字信号进行信号传输，对传输后的数字信号进行信号同步处理再根据所述预设配置信息中工作模式进行映射输出，得到第二预设多通道的数字信号；

6、其中，所述数据流处理模块输出端的信号传输速率与所述数据流处理模块输入端的信号传输速率匹配。

7、于本发明的一实施例中，所述数据流处理模块包括：信号输入单元，用于接收所述待传输数字信号，对每个所述待传输数字信号进行分别存储，以及对存储的数字信号进行信号传输，以输出多个的第一中间信号；数据同步单元，用于对多个所述第一中间信号分别进行信号同步处理及数据译码，得到多个第二中间信号；数据输出单元，用于基于所述预设配置信息中的工作模式对多个所述第二中间信号进行映射传输，得到所述第二预设多通道的数字信号。

8、于本发明的一实施例中，所述信号输入单元包括：n个输入缓存子单元，用于对接收并缓存jesd 204b发送端发送的第一预设多通道的待传输数字信号，并将所述待传输数字信号与所述启动信号中的时钟信号进行关联；数据路由子单元，用于根据所述预设配置信息中的预设通道连接关系对各个所述输入缓存子单元的数据进行信号传输，对外输出多个所述第一中间信号；其中，n≥2，n与通道的数量相对应。

9、于本发明的一实施例中，所述数据同步单元包括：n个码组同步子单元，用于基于多帧时钟信号对每个通道的第一中间信号进行码组同步，并基于译码结果调节码组同步的状态，以使多通道的第一中间信号进行对齐；n个译码子单元，用于分别对n个所述码组同步子单元输出的信号进行译码，得到所述译码结果；n个初始通道同步子单元，用于分别对n个所述译码子单元输出的信号进行初始通道同步并对齐多帧时钟的边界，得到n个所述第二中间信号。

10、于本发明的一实施例中，所述数据输出单元包括：n个信号恢复子单元，用于分别对各个通道的第二中间信号先解扰再字符替换；解帧映射子单元，用于基于所述工作模式对n个所述信号恢复子单元输出的信号进行对应的映射，得到所述第二预设多通道的数字信号。

11、于本发明的一实施例中，所述启动模块包括：信息配置单元，用于接收所述预设配置信息，并基于所述预设配置信息生成所述数字电路的各个模块的配置信息；时钟同步单元，用于基于所述外部时钟信号、多个分频信号和多个采样信号生成所述内部时钟信号和所述多帧时钟信号；其中，所述多个采样信号的相位不同。

12、于本发明的一实施例中，所述信息配置单元包括：接收子单元，用于接收所述预设配置信息；存储子单元，用于存储所述预设配置信息；解析子单元，用于对所述存储子单元内的预设配置信息进行解析，得到各个模块的所述配置信息。

13、于本发明的一实施例中，所述时钟同步单元包括：同步调节子单元，用于根据所述多个采样信号确定模拟电路中模拟采样信号与所述多个分频信号的相位关系，并产生延迟信号和时钟重置信号，将所述延迟信号传输至所述模拟电路中，以进行多芯片时钟同步调节；时钟重置子单元，用于接收所述外部时钟信号，根据所述外部时钟信号和所述时钟重置信号设置所述数字电路的内部时钟信号，并基于所述工作模式生成对应的多帧时钟信号；边界调节子单元，用于与jesd 204b发送端进行通信，对所述多帧时钟信号的边沿进行同步，以对所述多帧时钟信号的边界进行上拉或下拉。

14、于本发明的一实施例中，所述数字电路还包括监控模块，所述监控模块用于对所述数据流处理模块进行异常监控。

15、于本发明的一实施例中，所述监控模块包括：监控单元，用于对所述数字电路进行异常监控并统计异常情况；数据流验证单元，用于基于验证码对所述信号输入单元的待传输数字信号进行数据验证，并对所述初始通道同步子单元的配置信息进行解析并验证。

16、本申请提供一种多通道jesd 204b接收端的数字电路，该电路包括：启动模块、数据流处理模块，通过启动模块产生启动信号，基于外部输入的预设配置信息将数字电路的信息进行配置，启动数字电路，通过数据流处理模块接收jesd 204b发送端发送的第一预设多通道的待传输数字信号，基于预设配置信息通道连接关系传输待传输数字信号，将传输的数字信号进行信号同步后在根据数字电路的工作模式进行映射输出，得到第二预设多通道的数字信号。本申请提供的多通道jesd 204b接收端的数字电路，实现jesd 204b协议中规定的数据链路层，传输层数字信号处理功能，通过增加数字逻辑的方式，减少电路板走线，达到提升数字信号的传输速率。

17、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。

技术特征：

1.一种多通道jesd 204b接收端的数字电路，其特征在于，包括：

2.根据权利要求1所述的多通道jesd 204b接收端的数字电路，其特征在于，所述数据流处理模块包括：

3.根据权利要求2所述的多通道jesd 204b接收端的数字电路，其特征在于，所述信号输入单元包括：

4.根据权利要求3所述的多通道jesd 204b接收端的数字电路，其特征在于，所述数据同步单元包括：

5.根据权利要求2所述的多通道jesd 204b接收端的数字电路，其特征在于，所述数据输出单元包括：

6.根据权利要求4所述的多通道jesd 204b接收端的数字电路，其特征在于，所述启动模块包括：

7.根据权利要求6所述的多通道jesd 204b接收端的数字电路，其特征在于，所述信息配置单元包括：

8.根据权利要求6所述的多通道jesd 204b接收端的数字电路，其特征在于，所述时钟同步单元包括：

9.根据权利要求4所述的多通道jesd 204b接收端的数字电路，其特征在于，所述数字电路还包括监控模块，所述监控模块用于对所述数据流处理模块进行异常监控。

10.根据权利要求9所述的多通道jesd 204b接收端的数字电路，其特征在于，所述监控模块包括：

技术总结本申请提供一种多通道JESD 204B接收端的数字电路，该电路包括：启动模块、数据流处理模块，通过启动模块产生启动信号，基于外部输入的预设配置信息将数字电路的信息进行配置，启动数字电路，通过数据流处理模块接收JESD 204B发送端发送的第一预设多通道的待传输数字信号，基于预设配置信息通道连接关系传输待传输数字信号，将传输的数字信号进行信号同步后在根据数字电路的工作模式进行映射输出，得到第二预设多通道的数字信号。本申请提供的多通道JESD 204B接收端的数字电路，实现JESD 204B协议中规定的数据链路层，传输层数字信号处理功能，通过增加数字逻辑的方式，减少电路板走线，达到提升数字信号的传输速率。技术研发人员：李刚,李婷,任芳,贺信,张凌睿,李飞,付东兵,俞宙,王健安受保护的技术使用者：重庆吉芯科技有限公司技术研发日：技术公布日：2024/12/2