一种基于FPGA实现MIPID-PHY低速模式回读的方法及系统与流程

本申请涉及mura缺陷检测，尤其涉及一种基于fpga实现mipid-phy低速模式回读的方法及系统。

背景技术：

1、在面板检测领域，mipid-phy协议作为一种重要的通信接口标准，被广泛应用于数据传输过程中，该协议不仅支持高速模式（hs）下的同步数据传输，还具备低速模式（lp）下的异步数据传输能力。但目前市面上的许多fpga器件在支持mipid-phy协议时存在功能局限性。

2、即这些fpga器件能够支持mipid-phy协议中的高速模式（hs）下的数据发送以及低速模式（lp）下的数据发送，但却无法在低速模式（lp）下实现数据的回读功能，由于fpga器件在mipid-phy协议应用中的功能不全面，导致显示面板行业在选用fpga器件时面临选择面窄的问题，开发难度大、成本高昂，无法满足面板行业的需求。

技术实现思路

1、本申请提供了一种基于fpga实现mipid-phy低速模式回读的方法及系统，解决fpga不支持低速模式下数据双向通讯的问题，实现fpga芯片与tcon ic单元之间在低速模式下的数据发送与接收。

2、本申请第一方面提供了一种基于fpga实现mipid-phy低速模式回读的方法，所述方法应用于回读系统，所述回读系统包括：fpga芯片、高速射频开关单元和tcon ic单元，所述方法包括：

3、当所述fpga芯片向所述tcon ic单元发送数据时，所述fpga芯片切换至发送模式，通过所述fpga芯片的发送差分对和所述高速射频开关单元将所述数据发送至所述tcon ic单元；

4、在低速模式下，当所述fpga芯片从所述tcon ic单元回读目标数据时，所述fpga芯片切换至接收模式，所述高速射频开关的数据通道切换到tcon ic单元到fpga芯片的专用接收路径；

5、所述tcon ic单元通过所述专用接收路径和所述fpga芯片的接收差分对将所述目标数据发送至所述fpga芯片，以使得所述fpga芯片接收所述目标数据并完成回读操作。

6、可选的，所述fpga芯片设置有发送差分对和接收差分对，所述发送差分对用于高速模式和低速模式的数据发送，所述接收差分对用于低速模式的数据接收。

7、可选的，所述高速射频开关单元设置有一组clk差分对和四组data差分对。

8、可选的，所述fpga芯片和所述tcon ic单元之间集成有所述高速射频开关单元。

9、可选的，所述tcon ic单元支持高速模式下的数据接收以及低速模式下的数据发送或数据接收。

10、可选的，在通过所述fpga芯片的发送差分对和所述高速射频开关单元将所述数据发送至所述tcon ic单元之前，所述方法还包括：

11、打开所述fpga芯片的发送差分对，并关闭所述fpga芯片的接收差分对。

12、可选的，在所述tcon ic单元通过所述专用接收路径和所述fpga芯片的接收差分对将所述目标数据发送至所述fpga芯片之前，所述方法还包括：

13、打开所述fpga芯片的接收差分对，并打开所述fpga芯片的发送差分对。

14、可选的，当所述fpga芯片向所述tcon ic单元发送数据时，将所述fpga芯片切换至发送模式，通过所述fpga芯片的发送差分对和所述高速射频开关单元将所述多组数据发送至所述tcon ic单元，包括：

15、在高速模式下，当所述fpga芯片向所述tcon ic单元发送多组数据时，将所述fpga芯片切换至发送模式，通过所述fpga芯片的发送差分对和所述高速射频开关单元的差分对将所述数据发送至所述tcon ic单元。

16、可选的，当所述fpga芯片向所述tcon ic单元发送数据时，将所述fpga芯片切换至发送模式，通过所述fpga芯片的发送差分对和所述高速射频开关单元将所述数据发送至所述tcon ic单元，包括：

17、在低速模式下，当所述fpga芯片向所述tcon ic单元发送多组数据时，将所述fpga芯片切换至发送模式，通过所述fpga芯片的发送差分对和所述高速射频开关单元的差分对将所述多组数据中的第一组数据发送至所述tcon ic单元。

18、本申请第二方面提供了一种基于fpga实现mipid-phy低速模式回读的系统，所述系统包括：fpga芯片、高速射频开关单元和tcon ic单元；

19、所述fpga芯片用于当向所述tcon ic单元发送数据时，切换至发送模式，通过发送差分对和所述高速射频开关单元将所述数据发送至所述tcon ic单元；

20、所述fpga芯片用于在低速模式下，当从所述tcon ic单元回读目标数据时，切换至接收模式；

21、所述高速射频开关用于将数据通道切换到tcon ic单元到fpga芯片的专用接收路径；

22、所述tcon ic单元用于通过所述专用接收路径和所述fpga芯片的接收差分对将所述目标数据发送至所述fpga芯片，以使得所述fpga芯片接收所述目标数据并完成回读操作。

23、本申请第三方面提供了一种基于fpga实现mipid-phy低速模式回读的装置，所述装置包括：

24、处理器、储存器、输入输出单元以及总线；

25、所述处理器与所述储存器、所述输入输出单元以及所述总线相连；

26、所述储存器保存有程序，所述处理器调用所述程序以执行第一方面以及第一方面中任一项可选的方法。

27、本申请第四方面提供了一种计算机可读存储介质，所述计算机可读存储介质上保存有程序，所述程序在计算机上执行时执行第一方面以及第一方面中任一项可选的方法。

28、从以上技术方案可以看出，本申请具有以下优点：

29、（1）本申请能够灵活配置发送和接收模式，以适应不同的通信需求，从而可轻松应对各种复杂场景，提高整体的适应性和可靠性。

30、（2）通过集成高速射频开关单元，能够在发送和接收模式之间快速切换。

31、（3）在低速模式下通过专用接收路径将数据从tcon ic单元传输到fpga芯片，确保了数据的准确接收和回读，可有效避免数据在传输过程中的丢失或错误，提高了通信的可靠性和稳定性。

32、（4）通过fpga芯片、高速射频开关单元和tcon ic单元的协同工作，实现了数据的双向传输，无需额外的数据处理或转换设备，减少成本。

33、（5）解决fpga不支持低速模式下数据双向通讯的问题，实现fpga芯片与tcon ic单元之间在低速模式下的数据发送与接收。

技术特征：

1.一种基于fpga实现mipid-phy低速模式回读的方法，所述方法应用于回读系统，所述回读系统包括：fpga芯片、高速射频开关单元和tcon ic单元，其特征在于，所述方法包括：

2.根据权利要求1所述的基于fpga实现mipid-phy低速模式回读的方法，其特征在于，所述fpga芯片设置有发送差分对和接收差分对，所述发送差分对用于高速模式和低速模式的数据发送，所述接收差分对用于低速模式的数据接收。

3.根据权利要求1所述的基于fpga实现mipid-phy低速模式回读的方法，其特征在于，所述高速射频开关单元设置有一组clk差分对和四组data差分对。

4.根据权利要求1所述的基于fpga实现mipid-phy低速模式回读的方法，其特征在于，所述fpga芯片和所述tcon ic单元之间集成有所述高速射频开关单元。

5.根据权利要求1所述的基于fpga实现mipid-phy低速模式回读的方法，其特征在于，所述tcon ic单元支持高速模式下的数据接收以及低速模式下的数据发送或数据接收。

6.根据权利要求2所述的基于fpga实现mipid-phy低速模式回读的方法，其特征在于，在通过所述fpga芯片的发送差分对和所述高速射频开关单元将所述数据发送至所述tconic单元之前，所述方法还包括：

7.根据权利要求2所述的基于fpga实现mipid-phy低速模式回读的方法，其特征在于，在所述tcon ic单元通过所述专用接收路径和所述fpga芯片的接收差分对将所述目标数据发送至所述fpga芯片之前，所述方法还包括：

8.根据权利要求1所述的基于fpga实现mipid-phy低速模式回读的方法，其特征在于，当所述fpga芯片向所述tcon ic单元发送数据时，所述fpga芯片切换至发送模式，通过所述fpga芯片的发送差分对和所述高速射频开关单元将所述数据发送至所述tcon ic单元，包括：

9.根据权利要求1所述的基于fpga实现mipid-phy低速模式回读的方法，其特征在于，当所述fpga芯片向所述tcon ic单元发送数据时，将所述fpga芯片切换至发送模式，通过所述fpga芯片的发送差分对和所述高速射频开关单元将所述数据发送至所述tcon ic单元，包括：

10.一种基于fpga实现mipid-phy低速模式回读的系统，其特征在于，所述系统包括：fpga芯片、高速射频开关单元和tcon ic单元；

技术总结本申请公开了一种基于FPGA实现MIPID‑PHY低速模式回读的方法及系统，实现FPGA芯片与TCON IC单元之间在低速模式下的数据发送与接收。包括：FPGA芯片向TCON IC单元发送数据，FPGA芯片切换至发送模式，通过FPGA芯片的发送差分对和高速射频开关单元将数据发送至TCON IC单元；在低速模式下，FPGA芯片从TCON IC单元回读目标数据，FPGA芯片切换至接收模式，高速射频开关的数据通道切换到TCON IC单元到FPGA芯片的专用接收路径；TCON IC单元通过专用接收路径和FPGA芯片的接收差分对将目标数据发送至FPGA芯片，FPGA芯片接收目标数据完成回读操作。技术研发人员：刘浩,徐大鹏,侯振受保护的技术使用者：长沙精智达电子技术有限公司技术研发日：技术公布日：2025/1/13