一种栅极驱动电路及显示面板的制作方法

本发明涉及显示，尤其涉及一种栅极驱动电路及显示面板。

背景技术：

1、目前液晶显示器和电子纸的驱动背板中的像素电路常采用1t2c方式，进行驱动。在1t2c的像素电路中通常使用到的驱动信号有栅极控制信号，数据信号和电源信号，数据信号和电源信号由芯片提供，栅极控制信号由栅极驱动电路提供。

2、目前现有技术中像素电路设计简单，驱动信号单一，故采用现有的栅极驱动电路尚且可提供像素电路所需的栅极控制信号的需求；但是针对复杂的像素电路如有源矩阵有机发光二极体面板(active-matrix organic light emitting diode，amoled)的4t1c或7t1c的像素电路，栅极驱动电路输出的单一信号已经无法满足设计和驱动显示的要求。

技术实现思路

1、本发明提供了一种栅极驱动电路及显示面板，栅极驱动电路能够输出不同类型的信号，进而能够驱动多种类型的像素电路，满足不用的用户需求。

2、根据本发明的一方面，提供了一种栅极驱动电路，包括：多个依次级联连接的移位寄存单元，所述移位寄存单元包括起始信号端、第一时钟信号端、第二时钟信号端、第三时钟信号端、第一输出端和第二输出端，其中，级联连接的相邻两级所述移位寄存单元中，前一级所述移位寄存单元的第一输出端输出的第一输出信号作为后一级所述移位寄存单元的起始信号端接入的起始信号；

3、所述移位寄存单元包括：

4、第一输出控制模块，用于根据起始信号、当前级移位寄存单元连接的下一级移位寄存单元的第一输出端输出的第一输出信号以及第二节点的电位，控制所述第一时钟信号端接入的时钟信号、所述第三时钟信号端接入的时钟信号以及第一电位向第一节点传输；

5、第二输出控制模块，用于控制第二电位向所述第二节点以及所述第二输出端传输，还用于根据所述第一节点的电位将所述第一电位向所述第二节点以及所述第二输出端传输；

6、输出模块的第一控制端与所述第一节点连接，输出模块的第二控制端与所述第二节点连接，所述第二节点与所述移位寄存单元的第二输出端连接，所述输出模块用于根据所述第一节点的电位控制所述第二时钟信号端接入的时钟信号向第一输出端传输，以及根据所述第二节点的电位和所述第二输出端的电位控制所述第一电位向所述第一输出端传输；

7、第三输出控制模块用于响应所述起始信号，控制所述第一电位向所述第二输出端传输。

8、可选的，所述第一输出控制模块包括：

9、第一控制单元，用于根据所述起始信号端接入的起始信号，控制所述第一时钟信号端接入的时钟信号向所述第一节点传输；

10、第二控制单元，用于根据当前级移位寄存单元连接的下一级移位寄存单元的第一输出端输出的第一输出信号，控制所述第三时钟信号端接入的时钟信号向所述第一节点传输；

11、第三控制单元，用于根据所述第二节点的电位，控制所述第一电位向所述第一节点传输。

12、可选的，所述第一控制单元包括第一晶体管，所述第一晶体管的第一极与所述第一时钟信号端连接，所述第一晶体管的第二极与所述第一节点连接，所述第一晶体管的栅极与所述起始信号端连接；

13、所述第二控制单元包括第二晶体管，所述第二晶体管的第一极与所述第三时钟信号端连接，所述第二晶体管的第二极与所述第一节点连接，所述第二晶体管的栅极接入当前级移位寄存单元连接的下一级移位寄存单元的第一输出端输出的第一输出信号；

14、所述第三控制单元包括第三晶体管，所述第三晶体管的第一极接入所述第一电位，所述第三晶体管的第二极与所述第一节点n1连接，所述第三晶体管的栅极与所述第二节点连接。

15、可选的，所述第二输出控制模块包括：

16、第四控制单元，用于根据所述第一节点的电位，控制所述第一电位分别向所述第二节点和所述第二输出端传输；

17、第五控制单元，用于将所述第二电位分别向所述第二节点以及所述第二输出端传输。

18、可选的，所述第四控制单元包括第四晶体管，所述第四晶体管的第一极接入第一电位，所述第四晶体管的第二极与所述第二节点连接，所述第四晶体管的栅极与所述第一节点连接；

19、所述第五控制单元包括第五晶体管，所述第五晶体管的第一极与所述第五晶体管的栅极连接，所述第五晶体管的第二极与所述第二节点连接，所述第五晶体管的栅极接入第二电位；

20、所述第四晶体管的宽长比大于所述第五晶体管的宽长比。

21、可选的，所述第三输出控制模块包括第六晶体管，所述第六晶体管的第一极接入第一电位，所述第六晶体管的第二极连接第二输出端，所述第六晶体管的栅极与起始信号端连接。

22、可选的，所述输出模块包括：

23、第一输出单元，用于根据所述第一节点的电位，控制所述第二时钟信号端接入的时钟信号向第一输出端传输；

24、第二输出单元，用于根据所述第二节点的电位，控制所述第一电位向所述第一输出端传输；

25、所述第一输出单元包括第七晶体管和第一电容，所述第七晶体管的第一极与所述第二时钟信号端连接，所述第七晶体管的第二极与所述第一输出端连接，所述第七晶体管的栅极与所述第一节点连接；所述第一电容的第一端与所述第七晶体管的栅极连接，所述第一电容的第二端与所述第一输出端连接；

26、所述第二输出单元包括第八晶体管，所述第八晶体管的第一极接入所述第一电位，所述第八晶体管的第二极与所述第一输出端连接，所述第八晶体管的栅极连接所述第二节点。

27、可选的，所述移位寄存单元还包括第四输出控制模块，所述第四输出控制模块用于根据当前级移位寄存单元连接的下一级移位寄存单元的第一输出端输出的第一输出信号，控制所述第一电位向当前级移位寄存单元的第一输出端传输；

28、所述第四输出控制模块包括第九晶体管，所述第九晶体管的第一极接入第一电位，所述第九晶体管的第二极与当前级移位寄存单元的第一输出端连接，所述第九晶体管的栅极接入当前级移位寄存单元连接的下一级移位寄存单元的第一输出端输出的第一输出信号。

29、可选的，所述第一输出端输出的第一输出信号为扫描信号，所述第二输出端输出的第二输出信号为发光控制信号。

30、根据本发明的另一方面，提供了一种显示面板，包括两个上述中的栅极驱动电路、第一时钟信号线、第二时钟信号线、第三时钟信号线和第四时钟信号线；其中一个所述栅极驱动电路中包括各奇数级移位寄存单元，另一个所述栅极驱动电路中包括各偶数级移位寄存单元；所述第一时钟信号线上传输的脉冲、所述第二时钟信号线上传输的脉冲、所述第三时钟信号线上传输的脉冲和所述第四时钟信号线上传输的脉冲依次延时；第一级移位寄存单元的起始信号端接入的起始信号的脉冲和第二级移位寄存单元的起始信号端接入的起始信号的脉冲依次延时；

31、第(4k+1)级移位寄存单元的第一时钟信号端连接所述第一时钟信号线、第二时钟信号端连接所述第二时钟信号线、第三时钟信号端连接所述第三时钟信号线；

32、第(4k+2)级移位寄存单元的第一时钟信号端连接所述第二时钟信号线、第二时钟信号端连接所述第三时钟信号线、第三时钟信号端连接所述第四时钟信号线；

33、第(4k+3)级移位寄存单元的第一时钟信号端连接所述第三时钟信号线、第二时钟信号端连接所述第四时钟信号线、第三时钟信号端连接所述第一时钟信号线；

34、第(4k+4)级移位寄存单元的第一时钟信号端连接所述第四时钟信号线、第二时钟信号端连接所述第一时钟信号线、第三时钟信号端连接所述第二时钟信号线；k为大于或等于0的整数。

35、本实施例中栅极驱动电路通过三个输出控制模块和一个输出模块可以同时生成两种输出信号，以满足移位寄存单元所连接的像素驱动电路中需多种不同类型的信号实现驱动的需求。对移位寄存单元重新设计，在满足现有lcd和电子纸驱动显示需求情况下，同时具备驱动更复杂的像素驱动电路的能力，使得栅极驱动电路具备驱动多种设计和显示的功能，满足不同客户的需求。

36、应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。