半导体装置结构的制作方法

本发明实施例关于半导体装置结构，更特别关于微机电系统结构与其膜的凹陷部分。

背景技术：

半导体集成电路产业已经历快速成长。集成电路材料与设计的技术进步，使每一代的集成电路比前一代的集成电路更小且电路更复杂。随着集成电路进展，功能密度(比如固定晶片面积中的内连线装置数目)通常随着几何尺寸(比如制程形成的最小构件)缩小而增加。这些进展会增加集成电路制程的复杂度。为实现这些进展，集成电路制程亦需类似发展。

近来已发展微机电系统装置。微机电系统装置包含的装置以半导体技术制作，其可形成机械与电性结构。微机电系统装置可包含用于达到机械功能的多个单元如可动单元。

微机电系统应用包含麦克风、动作传感器、压力传感器、印表机喷嘴、或类似物。其他微机电系统应用包含惯性传感器，比如用于量测线性加速度的加速计，或用于量测角速度的陀螺仪。此外，微机电系统应用可延伸至光学应用如可动反射镜、、射频应用如射频开关、或类似应用。

虽然微机电系统装置的现有装置与形成方法通常符合其预设目的，但无法完全满足所有方面。

技术实现要素：

本发明一实施例提供的半导体装置结构，包括：

第一介电层与第二介电层，位于半导体基板上，其中空腔穿过第一介电层与第二介电层；以及第一可动膜，位于第一介电层与第二介电层之间，其中经由空腔部分地露出第一可动膜，且其中第一可动膜包含沿着空腔的边缘排列的第一波纹部分。

附图说明

图1系一些实施例中，半导体装置结构的上视图。

图2a至2j系一些实施例中，半导体装置结构的形成制程其多种阶段沿着图1中剖线a-a’的剖视图。

图3a至3f系一些实施例中，半导体装置结构的多种上视图。

图4系一些实施例中，膜的凹陷部分的放大透视图。

图5a系一些实施例中，膜的凹陷部分沿着图4中剖线b-b’的剖视图。

图5b系比较实施例中，不具有凹陷部分的膜的剖视图。

图6系一些实施例中，半导体装置结构的上视图。

图7a至7c系一些实施例中，半导体装置结构的形成制程其多种阶段沿着图6中剖线a-a’的剖视图。

其中，附图标记说明如下：

a-a’、b-b’剖线

b、l1、l2、l3长度

d、d1、d2、d3、d4深度

d5直径

h、h1、t1、t2厚度

p1内部间隔

p2外部间隔

w宽度

w1内部宽度

w2外部宽度

100半导体基板

110、210、340介电层

110a、150a、210a、260a、290a上表面

120、220、350开口

130、230凹陷

140、250通孔

150、290、550膜

160、170、310、320凹陷部分

170-1、170-2侧壁部分

180、270导电通孔

190、330导电结构

240、280隔离层

260膜材

300可动结构

360导电层

370保护层

380、390空腔

390a边缘

400中心

410中心轴

500部分

具体实施方式

下述揭露内容提供许多不同实施例或实例以实施本发明的不同结构。下述特定构件与排列的实施例系用以简化本发明而非局限本发明。举例来说，形成第一构件于第二构件上的叙述包含两者直接接触，或两者之间隔有其他额外构件而非直接接触。此外，本发明的多个实例可采用重复标号及/或符号使说明简化及明确，但这些重复不代表多种实施例中相同标号的元件之间具有相同的对应关系。

此外，空间性的相对用语如“下方”、“其下”、“较下方”、“上方”、“较上方”、或类似用语可用于简化说明某一元件与另一元件在图示中的相对关系。空间性的相对用语可延伸至以其他方向使用的元件，而非局限于图示方向。元件亦可转动90°或其他角度，因此方向性用语仅用以说明图示中的方向。

下述内容为本发明的一些实施例。在这些实施例所述阶段之前、之中、与之后可进行额外步骤。不同实施例可置换或省略下述的一些阶段。半导体装置结构可添加额外结构。不同实施例可置换或省略下述的一些结构。虽然一些实施例的步骤以特定顺序进行，但这些步骤可由任何符合逻辑的顺序进行。

图1系一些实施例中，半导体装置结构的上视图。图2a至2j系一些实施例中，图1所示的半导体装置结构其形成制程的多种阶段，沿着图1中剖线a-a’的剖视图。举例来说，半导体装置结构的一些结构如半导体基板100、介电层110、与膜150如图1所示。此外，半导体装置结构的其他结构未图示于图1中，有助于更佳地了解结构。

如图2a所示，提供半导体基板100。在一些实施例中，半导体基板100为基体半导体基板如半导体晶片。在一些实施例中，半导体基板100包含硅或另一半导体元素材料如锗。半导体基板100的组成可为低电阻硅。在一些其他实施例中，半导体基板100包含半导体化合物。半导体化合物可包含砷化镓、碳化硅、砷化铟、磷化铟、另一合适的半导体化合物、或上述的组合。

在一些实施例中，半导体基板100包含绝缘层上半导体基板。绝缘层上半导体基板的制程方法可采用晶片接合工艺、硅膜转移工艺、布植氧隔离工艺、另一可行工艺、或上述的组合。

如图2a所示的一些实施例，介电层110沉积于半导体基板100上。在一些实施例中，介电层110包含或组成为氧化硅、另一合适的氧化物或介电材料、或上述的组合。在一些实施例中，介电层110的沉积方法采用化学气相沉积工艺、旋转涂布工艺、喷涂工艺、原子层沉积工艺、物理气相沉积工艺、另一可行工艺、或上述的组合。

如图2a所示的一些实施例，部分地移除介电层110。如此一来，多个开口120与凹陷130形成于介电层110中。在一些实施例中，开口120的深度d1介于约0.1微米至约5微米之间。在一些实施例中，凹陷130的深度d2介于约0.1微米至约5微米之间。如图2a所示，深度d2实质上等于深度d1。然而本发明实施例不局限于此。深度d2可大于深度d1。

如图2a所示，凹陷130比开口120长。在一些实施例中，凹陷130的长度l1介于约5微米至约100微米之间。凹陷130比开口120宽，因此凹陷130的尺寸大于开口120的尺寸。应注意的是，上述范围仅用以举例而非局限本发明。

在一些实施例中，进行一或多道光微影与蚀刻工艺，以形成开口120与凹陷130。在一些实施例中，开口120与凹陷130的形成方法在相同阶段采用相同工艺。举例来说，在形成开口120时形成凹陷130。如此一来，形成凹陷130不会增加制作工艺中的步骤成本或数目。

然而本发明实施例不局限于此。在一些其他实施例中，在形成开口120之前或之后形成凹陷130。深度d2可不同于深度d1，端视需求而定。此外，在形成开口120与凹陷130的蚀刻工艺时可能产生负载效应。如此一来，深度d2可不同于深度d1。

如图2b所示的一些实施例，部分地移除或蚀刻介电层110以形成多个通孔140于介电层110中。通孔140穿过介电层，因此经由通孔140可部分地露出半导体基板100。在一些实施例中，凹陷130排列于通孔140与开口120之间。在一些实施例中，开口120比通孔140靠近凹陷130。

之后顺应性地沉积膜材(或导电材料)于介电层110上。接着图案化或蚀刻膜材。如此一来，可形成膜150如图2c所示的一些实施例。后续制程可部分地移除(或释出)介电层110，使膜150在至少一轴中可自由移动以达机械功能。膜150可称作板。

在一些实施例中，膜材包含或组成为半导体材料(如多晶硅或另一合适半导体)、金属材料、另一合适导电材料、或上述的组合。在一些实施例中，膜材的沉积方法采用化学气相沉积工艺、原子层沉积工艺、溅镀工艺、电镀工艺、无电镀制工艺、另一可行工艺、或上述的组合。

在一些实施例中，膜材填入开口120与凹陷130。如图2c所示，膜材的一些部分填入开口120与凹陷130，以分别形成膜150的多个凹陷部分160与170。凹陷部分160与170自介电层110的上表面110a向下突出，并朝向半导体基板100延伸于介电层110中。凹陷部分160与170以及膜150整合在一起。

由于凹陷部分160的存在，膜150的上表面150a具有微凹。如此一来，膜150与后续形成的膜(将进一步详述于下)之间的接触区域将减少。膜150可避免黏着至另一膜。凹陷部分160可为v形或另一合适形状。

由于凹陷部分170的存在，膜150的上表面150a具有远大于微凹的陷落，如图2c所示。对应凹陷部分170的陷落，可形成下凹的波纹于膜150其上表面150a上。凹陷部分170亦可称作波纹部分。上表面150a上的陷落可与凹陷部分170具有类似或实质上相同的形貌。凹陷部分170的轮廓与排列，将进一步详述于下。

在一些实施例中，膜150(或凹陷部分170)的厚度t1介于约0.3微米至约5微米之间。在一些实施例中，凹陷部分170的长度l1介于约5微米至约100微米之间。

在一些实施例中，膜材亦填入通孔140。如图2c所示，膜材的一些部分填入通孔140，以形成多个导电通孔180。膜材的一些部分保留于介电层110的上表面110a上，以形成导电结构190。导电结构190经由导电通孔180电性连接至半导体基板100。

如图2d所示的一些实施例，介电层210沉积于介电层110上并覆盖膜150。膜150可夹设于介电层210与介电层110之间。

在一些实施例中，介电层210包含或组成为氧化硅、另一合适的氧化物或介电材料、或上述的组合。介电层210可包含与介电层110相同的材料，但本发明实施例不局限于此。在一些实施例中，介电层210的沉积方法采用化学气相沉积工艺、旋转涂布工艺、喷涂工艺、原子层沉积工艺、物理气相沉积工艺、另一可行工艺、或上述的组合。

如图2d所示的一些实施例，部分地移除介电层210。如此一来，多个开口220与凹陷230形成于介电层210中。在一些实施例中，开口220的深度d3介于约0.1微米至约5微米之间。在一些实施例中，凹陷230的深度d4介于约0.1微米至约5微米之间。

如图2d所示，深度d4实质上等于深度d3。然而本发明实施例不局限于此。深度d4可大于深度d3。在一些实施例中，深度d3实质上等于图2a所示的深度d1，但本发明实施例不局限于此。在一些实施例中，深度d4实质上等于图2a所示的深度d2，但本发明实施例不局限于此。深度d4可大于或小于深度d2。凹陷230可比开口22长且宽。在一些实施例中，凹陷230的长度l2介于约5微米至约100微米之间。

在一些实施例中，进行一或多道光微影与蚀刻工艺以形成开口220与凹陷230。在形成开口220之中、之前、或之后形成凹陷230。开口220及凹陷230的设置及/或形成方法，可分别与开口120及凹陷130的设置及/或形成方法实质上相同。

如图2e所示的一些实施例，隔离层240顺应性地沉积于介电层210上。隔离层240填入开口220与凹陷230。由于开口220与凹陷230的存在，隔离层240的上表面具有微凹与陷落。

在一些实施例中，隔离层240包含或组成为氮化硅、另一合适的隔离材料、或上述的组合。隔离层240的材料与介电层210及介电层110的材料不同。在一些实施例中，隔离层240的沉积方法采用原子层沉积工艺、另一可行工艺、或上述的组合。

之后部分地移除隔离层240与介电层210。如此一来，多个通孔250形成于隔离层240与介电层210中，如图2f所示的一些实施例。通孔250穿过隔离层240与介电层210，因此经由通孔250可部分地露出导电结构190与膜150。在一些实施例中，凹陷230排列于通孔250与开口220之间。

如图2g所示的一些实施例，膜材260顺应性地沉积于隔离层240上。膜材260填入隔离层240其上表面的微凹与陷落。如此一来，膜材260的上表面260a亦包含微凹与陷落，其对应介电层210中的开口220与凹陷230。

在一些实施例中，膜材260更填入通孔250。如此一来，膜材260的一些部分形成多个导电通孔270，如图2g所示。导电通孔270电性连接至导电结构190。

在一些实施例中，膜材260的厚度t2介于约0.3微米至约5微米之间。在一些实施例中，膜材260包含或组成为半导体材料(如多晶硅或另一合适的半导体)、金属材料、另一合适的导电材料、或上述的组合。膜材260可与膜150的材料相同，但本发明实施例不局限于此。在一些实施例中，膜材260的沉积方法采用化学气相沉积工艺、原子层沉积工艺、溅镀工艺、电镀工艺、无电镀制工艺、另一可行工艺、或上述的组合。

如图2g所示的一些实施例，顺应性地沉积隔离层280于膜材260上。隔离层280填入膜材260其上表面上的微凹与陷落中。如此一来，隔离层280的上表面亦包含微凹与陷落。

在一些实施例中，隔离层280包含或组成为氮化硅、另一合适的隔离材料、或上述的组合。隔离层280与隔离层240包含或组成为相同材料，但本发明实施例不局限于此。在一些实施例中，隔离层280的沉积方法采用原子层沉积工艺、另一可行工艺、或上述的组合。

在一些实施例中，之后图案化或蚀刻隔离层240、膜材260、与隔离层280。如此一来可形成膜290，如图2h所示的一些实施例。膜290为多层结构，其包含隔离层240、膜材260、与隔离层280。膜290亦可称作板或背板。

本发明实施例具有许多变化及/或调整。在一些其他实施例中，不形成隔离层240及/或隔离层280。膜290可为单层，其与膜150类似或相同。此外，虽然图式中的膜150为单层，但本发明实施例不局限于此。在一些其他实施例中，膜150为复合或多层结构，其与膜290类似或相同。

如图2h所示的一些实施例，膜290包含多个可动(可挠)结构300。后续制程可部分地移除(或释出)介电层210，以悬挂可动结构300。这让膜290与可动结构300在至少一轴中可自由移动以达机械功能。举例来说，可动结构300能弯曲、振动、及/或变形。

本发明实施例具有许多变化及/或调整。在一些其他实施例中，膜290不含可动结构300。膜290的设置可与膜150的设置类似或相同。此外，虽然图式中的膜150不含多个可动结构，本发明实施例不局限于此。在一些其他实施例中，膜150包含多个可动结构，其与可动结构300类似或相同。

如图2h所示的一些实施例，膜290亦包含多个凹陷部分310与320。凹陷部分310与320自介电层210的上表面210a向下突出，并朝向膜150延伸于介电层210中。凹陷部分310与320分别对应介电层210中的开口220与凹陷230。凹陷部分310与320彼此整合在一起。

由于凹陷部分310的存在，膜290的上表面290a具有微凹。凹陷部分310可为v形或另一合适形状。如图2h所示，由于凹陷部分320的存在，膜290的上表面290a具有陷落，且陷落远大于微凹。对应凹陷部分320的陷落，可形成下凹的波纹于膜290的上表面290a上，其将进一步详述于下。上表面290a上的陷落可与凹陷部分230具有类似或实质上相同的形貌。

在一些实施例中，凹陷部分320的长度l2介于约5微米至约100微米之间。凹陷部分320的长度l2可与凹陷部分170的长度l1实质上相同。然而本发明实施例不局限于此。长度l2可大于或小于长度l1。

在一些实施例中，膜材260的一些部分保留于隔离层240的上表面上，并形成多个导电结构330。导电结构330经由导电通孔270电性连接至导电结构190及/或膜150。

如图2i所示的一些实施例，介电层340沉积于介电层210上并覆盖膜290与导电结构330。如图2i所示，之后部分地移除介电层340以形成多个开口350。开口350穿过介电层340并延伸于膜290中。如此一来，经由开口350可部分地露出膜290与导电结构330。

在一些实施例中，介电层340包含或组成为氧化硅、另一合适的氧化物或介电材料、或上述的组合。介电层340包含的材料可与介电层110相同，但本发明实施例不局限于此。

图案化的导电层360形成于介电层340上并延伸于开口350中，以电性连接至膜290与导电结构330。在一些实施例中，开口350的一延伸至膜290的凹陷部分320。导电层360可直接接触凹陷部分320。接着沉积保护层370于介电层340上，以覆盖导电层360。保护层370包含合适的介电材料。

如图2j所示的一些实施例，部分地移除半导体基板100。如此一来，空腔380形成于半导体基板100中。部分地移除半导体基板100的方法可采用干蚀刻工艺或湿蚀刻工艺。

之后部分地移除(或释出)介电层110、介电层210、与介电层340如前述。如此一来，经由空腔390可部分地露出膜150与膜290，且膜150与膜290悬挂于空腔390中。空腔390穿过介电层110、介电层210、与介电层340。部分地移除介电层110、介电层210、及/或介电层340的方法采用干蚀刻工艺或湿蚀刻工艺。此外，部分地移除保护层370以部分地露出导电层360及空腔390中的膜150与290。

在一些实施例中，空腔390使膜150与膜290可自由移动。综上所述，形成含有微机电系统单元的半导体装置结构，如图1与2j所示。

更特别的是如图2j所示的一些实施例，经由空腔390可露出膜150的凹陷部分160与膜290的凹陷部分310。经由空腔390可部分地露出膜150的凹陷部分170，且凹陷部分170部分地埋置于介电层110与介电层210之间。经由空腔390可部分地露出膜290的凹陷部分320，且凹陷部分320部分地埋置于介电层210与介电层340之间。膜150与膜290经由凹陷部分170与凹陷部分320，可坚定地锚定至介电层110、210、与340中。

介电层110中的凹陷部分170与凹陷部分320具有长度l3，如图2j所示。在一些实施例中，长度l3介于约0.1微米至约30微米之间。

本发明实施例具有许多变化及/或调整。在一些其他实施例中，经由空腔390露出凹陷部分170，且凹陷部分170并未部分地埋置于介电层100与介电层210之间。在一些其他实施例中，经由空腔390露出凹陷部分320，且凹陷部分320并未部分地埋置于介电层210与介电层340之间。

如图1与2j所示，介电层110与半导体基板100重叠。介电层110中的空腔390大于半导体基板100的空腔380，因此可由空腔390部分地露出半导体基板100。

膜150与空腔380及空腔390重叠。由于膜150大于空腔380与空腔390，因此膜150亦与介电层110及半导体基板100部分地重叠。在一些实施例中，空腔380与空腔390为圆形或类圆形。在一些实施例中，膜150为圆形或类圆形。然而本发明实施例不局限于此。在一些实施例中，膜150的直径d5介于约100微米至约10毫米之间。

如图1所示，以虚线标示膜150的凹陷部分160与170以利了解结构。如图1所示的一些实施例，凹陷部分160位于膜150的中心区。凹陷部分160位于空腔390中，而不与半导体基板100重叠。凹陷部分160分布于膜150的中心400附近。凹陷部分160可排列成圆，其与中心400隔有不同距离。然而本发明实施例不局限于此。凹陷部分160可具有另一合适的排列。

如图1所示的一些实施例，凹陷部分170位于膜150的周边区。凹陷部分170围绕凹陷部分160。凹陷部分170延伸于空腔390中，并与半导体基板100部分地重叠。在一些实施例中，凹陷部分170更伸出空腔390之外。综上所述，凹陷部分170亦与介电层110部分地重叠。凹陷部分170沿着与空腔390的边缘390a相交的方向延伸。

然而本发明实施例不局限于此。在一些其他实施例中，凹陷部分170位于空腔390中而不与介电层110重叠。在一些实施例中，凹陷部分170并未到达膜150的边缘，如图1所示。

在一些实施例中，凹陷部分170的长度l1介于约5微米至100微米之间。这些凹陷部分170可具有实质上相同的长度l1。长度l1可依膜150的直径d5而变化。

凹陷部分170具有内部宽度w1与外部宽度w2。在一些实施例中，内部宽度w1介于约0.3微米至约10微米之间。在一些实施例中，外部宽度w2介于约0.3微米至约10微米之间。如图1所示的一些实施例，内部宽度w1实质上等于外部宽度w2。综上所述，凹陷部分170为矩形。这些凹陷部分170可具有实质上相同的内部宽度w1。这些凹陷部分170可具有实质上相同的外部宽度w2。

凹陷部分170包含内部间隔(或间距)p1与外部间隔p2。在一些实施例中，内部间隔p1介于约3微米至约100微米之间。在一些实施例中，外部间隔p2介于约3微米至约100微米之间。在一些实施例中，内部间隔p1小于外部间隔p2，如图1所示。

图4系一些实施例中，图1的部分500的放大透视图，其显示膜150的凹陷部分170。图5a系一些实施例中，沿着图4中剖线b-b’的剖视图，其显示膜150的凹陷部分170。图5b系比较实施例中，不具有凹陷部分的膜550其剖视图。含有微机电系统单元的半导体装置结构的优点，可搭配图1、2j、4、5a、与5b说明。

如图1所示的一些实施例，凹陷部分170彼此分隔且排列成阵列。阵列为沿着空腔390的边缘390a延伸的圆。阵列可与空腔390的边缘390a相交。综上所述，凹陷部分170的阵列形成环形波纹。具有凹陷部分170的膜150可与图3a至3f与图5a所示的波板类似。

通过增加膜的惯性矩，可增加膜的弯曲刚度。举例来说，图5a的膜150的凹陷部分170其剖面的惯性矩i，以及膜550其剖面的惯性矩i，与矩形剖面的惯性矩成正比，如式1所示：

i＝b*h3/12(1)

其中b为膜150的部分500的长度，w为凹陷部分170的宽度、d为凹陷部分170的深度，而h为图5a与5b所示的膜150与550的剖面厚度。

在一些实施例中，变化凹陷部分170的宽度w与深度d，可调整具有凹陷部分170的膜150其惯性矩i。与不具有凹陷部分的膜550(见图5b)相较，具有凹陷部分170的膜(见图5a)可具有较高的惯性矩i，因为凹陷部分170的侧壁部分170-1与170-2的厚度h1大于膜150的厚度h。如此一来，膜150的周边区其惯性矩增加，且在不增加膜150的厚度的情况下即变得更坚固。可能集中在膜150其周边区上(或集中在靠近空腔390的边缘390a的膜)的应力，可释放且大幅降低。如此一来，膜150可避免应力累积所造成的碎裂或破损。

凹陷部分170的长度l1可调整，且可增加以改善膜150的周边区刚性。此外，使凹陷部分170定形的凹陷130的深度d2可调整，且可增加以增进膜150的周边区刚性。

在一些实施例中，凹陷部分170与膜150的中心区分隔一段距离。膜150的中心区维持可挠。半导体装置结构的机械功能或敏感度维持良好。如此一来，膜150具有改良的刚性，而不会负面影响机械功能或敏感性。

在一些实施例中，凹陷部分170以相同周期排列。每一凹陷部分170具有中心轴(或延伸轴)410。中心轴410可称作延伸轴或对称轴。如图1所示的一些实施例，中心轴410实质上对准膜150的中心400。综上所述，凹陷部分170形成规则且对称的径向波纹。膜150可避免不规则变形，比如卷曲或弯曲。如此一来，含有凹陷部分170的膜150具有增进的可信度而不扭曲。

图3a至3f系一些实施例中，半导体装置结构的多种上视图。半导体装置结构的半导体基板100、介电层110、与膜150如图3a至3f所示。半导体装置结构的其他结构并未显示于图3a至3f中，以利了解结构。应注意的是，图3a至3f所示的轮廓、排列、与尺寸仅用以举例而非局限本发明。在一些实施例中，前述实施例的材料、形成方法、及/或优点亦可应用于图3a至3f所示的实施例，在此不重述。

本发明实施例具有许多变化及/或调整。举例来说，膜150的凹陷部分170其形状可变化。如图3a所示的一些实施例，内部宽度w1小于外部宽度w2。综上所述，凹陷部分170为锥形。内部间隔p1小于外部间隔p2。

如图3b所示的一些实施例，凹陷部分170包含具有内部宽度w1的平坦边缘，以及具有外部宽度w2的弯曲边缘。如图3c所示的一些实施例，凹陷部分170包含具有内部宽度w1的弯曲边缘，以及具有外部宽度w2的弯曲边缘。

如图3d与3e所示的一些实施例，外部宽度w2远大于内部宽度w1。凹陷部分170为实质上扇形。如此一来，内部间隔p1大于外部间隔p2。扇形的凹陷部分170其数目与尺寸可依需求变化。

如图1与图3a至3e所示的一些实施例，凹陷部分170的中心轴410实质上对准膜150的中心400。然而本发明实施例不局限于此。如图3f所示的一些实施例，凹陷部分170的中心轴410未对准中心400。凹陷部分170周期性地排列为圆形或类圆形的阵列。多个开口部分170沿着顺时钟或反时钟方向渐偏移与旋转，如第3f图所示。凹陷部分170的排列方式不对称。

图3f中的凹陷部分170可具有与图1所示者相同的形状。然而本发明实施例具有许多变化及/或调整。图3f中的凹陷部分170可具有与图3a至3c所示者相同的形状。

在一些实施例中，图2j中的膜290其凹陷部分320，可与图3a至3f所示的凹陷部分170具有类似或实质上相同的轮廓与排列，在此不重述。同样地，凹陷部分320可避免膜290因应力累积所造成的破损。膜290的边缘刚性可改善。综上所述，可增进膜290的可信度。举例来说，当半导体装置结构包含具有波纹的膜150与290时，其于可信度测试(如应力测试、吹气测试、摔落测试、其他可行测试、或上述的组合)中的结果较佳。

本发明实施例可具有许多变化及/或调整。图6系一些实施例中，半导体装置结构的上视图。图7a至7c系一些实施例中，用于形成图6中的半导体装置结构其制程的多种阶段沿着图6中剖线a-a’的剖视图。在一些实施例中，上述实施例的材料、形成方法、及/或优点亦可应用于图6与图7a至7c所示的实施例，在此不重述。

如图7a所示的一些实施例，提供与图2a所示者类似的结构。部分地移除介电层110，以形成多个凹陷130于介电层110中。如图2a所示的开口120则未形成。

之后在图7a所示的结构上进行图2b至2d所述的步骤。膜150不含图2d所示的凹陷部分160，因此膜150不具有微凹于其上表面，如图6与7b所示。图2d所示的开口220未形成于介电层210中。

接着在图7b所示的结构上进行图2e至2j所述的步骤。如此一来，可形成含有微机电系统单元(如膜150与膜290)的半导体装置结构，如图7c所示。膜290不含图2h所示的凹陷部分310，因此膜290不具有微凹于其上表面，如图7c所示。

如图6所示的一些实施例中，图7c中的半导体装置结构其膜150的上视图与图1类似，但不含图1所示的凹陷部分160。然而本发明实施例不局限于此。在一些其他实施例中，图7c所示的膜150其上视图与图3a至3f类似，但不含图3a至3f所示的凹陷部分160。图7c中的膜290其凹陷部分320，可与图1与图3a至3f所示的凹陷部分具有相同或实质上类似的轮廓与排列。

本发明实施例可具有许多变化及/或调整。在一些其他实施例中，膜150与膜290中的一者包含凹陷部分，而另一者不含凹陷部分。凹陷部分可形成微凹及/或下陷的波纹。

本发明实施例不局限于此。举例来说，虽然图式中的半导体装置结构包含两个膜，但膜的数目不局限于此。在一些其他实施例中，半导体装置结构包含超过两个膜。一或多个膜包含凹陷部分，其与凹陷部分170或320类似以改善膜的边缘刚性。

在一些实施例中，本发明所述的凹陷部分其结构与形成方法，用于形成微机电系统装置(如麦克风或任何合适的微机电系统装置)的膜。然而本发明实施例不局限于此。在一些其他实施例中，本发明所述的凹陷部分其结构与形成方法，可用于形成任何合适的膜或板。此外，本发明实施例不局限于此，并可用于进阶节点或任何合适的技术世代的制作制程。

本发明实施例提供半导体装置结构。半导体装置结构包含半导体基板、半导体基板上的介电层、与介电层之间的可动膜。经由介电层中的空腔，可部分地露出可动膜。可动膜的周边区中包含多个凹陷部分的波纹阵列。凹陷部分与可动膜整合在一起。波纹阵列增加惯性矩，且在未增加可动膜厚度的情况下就让可动膜的周边区更坚固。可能集中在周边区或集中在靠近空腔边缘的应力，可大幅降低。如此一来，可动膜具有较佳刚性以避免破损。

此外，凹陷部分以规则或不对称的方式排列。可以确认的是，没有扭曲诱发于可动膜中。如此一来，具有规则或一致波纹的可动膜其可信度增加。

在一些实施例中，提供半导体装置结构。半导体装置结构包含第一介电层与第二介电层于半导体基板上。空腔穿过第一介电层与第二介电层。半导体装置结构亦包含第一可动膜于第一介电层与第二介电层之间。经由空腔部分地露出第一可动膜。第一可动膜包含沿着空腔的边缘排列的第一波纹部分。

在一些实施例中，上述半导体装置结构的第一波纹部分与空腔的边缘相交，并延伸于第一介电层中。

在一些实施例中，上述半导体装置结构的第一波纹部分其对称轴，实质上对准第一可动膜的中心。

在一些实施例中，上述半导体装置结构的第一波纹部分排列成环形阵列，且第一可动膜更包含凹陷部分于空腔中，其中环形阵列围绕凹陷部分。

在一些实施例中，上述半导体装置结构的第一可动膜更包含凹陷部分于空腔中，且凹陷部分与第一波纹部分具有实质上相同的厚度。

在一些实施例中，上述半导体装置结构的第一波纹部分与第一介电层、第二介电层、及半导体基板重叠。

在一些实施例中，上述半导体装置结构更包括第三介电层于第二介电层上；以及第二可动膜位于第二介电层与第三介电层之间，其中第二可动膜包括第二波纹部分于空腔中，且第二波纹部分包含隔离层与隔离层之间的膜材。

在一些实施例中，提供半导体装置结构。半导体装置结构包含第一介电层与第二介电层于半导体基板上。半导体装置结构亦包括第一板悬挂于第一介电层与第二介电层之间。第一板包含第一凹陷部分，以及围绕第一凹陷部分的第二凹陷部分。第二凹陷部分锚定于第一介电层与第二介电层之间。

在一些实施例中，上述半导体装置结构的第二凹陷部分与第一凹陷部分整合在一起。

在一些实施例中，上述半导体装置结构的第二凹陷部分的尺寸大于第一凹陷部分的尺寸。

在一些实施例中，上述半导体装置结构的第二凹陷部分周期性地排列成圆形或类圆形的阵列。

在一些实施例中，上述半导体装置结构的第一板其上表面包含对应第一凹陷部分的微凹，与对应第二凹陷部分的波纹。

在一些实施例中，上述半导体装置结构更包括第二板悬挂于第二介电层上，其中第二板包含第三凹陷部分，且第三凹陷部分系部分地埋置于第二介电层中。

在一些实施例中，上述半导体装置结构更包括第二板悬挂于第一板上，其中第二板包括第一凹陷部分上的可动结构，与第二凹陷部分的第三凹陷部分，其中第三凹陷部分围绕可动结构。

在一些实施例中，提供半导体装置结构的形成方法。方法包括形成第一介电层于半导体基板上。方法亦包括部分地移除第一介电层以形成第一凹陷。方法亦包括形成第一膜于第一介电层上。第一膜填入第一凹陷，因此第一膜包含第一波纹部分。此外，方法包括形成第二介电层于第一介电层上，以覆盖第一波纹部分。方法亦包括部分地移除半导体基板、第一介电层、与第二介电层以形成空腔，且空腔露出第一波纹部分。

在一些实施例中，上述方法更包括：部分地移除第一介电层以形成开口，其中第一膜填入开口，因此第一膜更包含经由空腔露出的凹陷部分，且其中第一波纹部分的尺寸大于凹陷部分的尺寸。

在一些实施例中，上述方法在形成开口时形成第一凹陷。

在一些实施例中，上述方法的第一介电层中的第一凹陷深度，实质上等于第一介电层中的开口深度。

在一些实施例中，上述方法更包括在形成第一凹陷之后，部分地移除第一介电层以形成通孔，其中通孔穿过第一介电层以露出半导体基板，且第一凹陷位于通孔与开口之间；以及形成导电通孔于通孔中，以电性连接至半导体基板。

在一些实施例中，上述方法更包括：部分地移除第二介电层以形成第二凹陷；形成第一隔离层于第二介电层上以填入第二凹陷；形成膜材于第一隔离层上；形成第二隔离层于膜材上；以及图案化第二隔离层、膜材、与第一隔离层以形成第二膜，其中第二膜包含经由空腔露出的第二波纹部分。

本发明已以数个实施例揭露如上，以利本技术领域中具有通常知识者理解本发明。本技术领域中具有通常知识者可采用本发明为基础，设计或调整其他制程与结构，用以实施实施例的相同目的，及/或达到实施例的相同优点。本技术领域中具有通常知识者应理解上述等效置换并未偏离本发明之精神与范畴，并可在未偏离本发明之精神与范畴下进行这些不同的改变、置换、与调整。