MEMS器件及其制造方法与流程

本公开涉及半导体器件制造领域，更具体地，涉及一种mems器件及其制造方法。

背景技术：

目前，微机电系统(micro-electro-mechanicalsystem,mems)技术正在快速发展，在一般的微机电产品中，经常需要制作空腔结构，并在空腔上方进行覆膜形成结构层。

在现有技术中，第一种常见的在空腔上覆膜的工艺如图1所示，首先，在半导体衬底11的正面形成结构层12，之后，自半导体衬底11的背面刻蚀至半导体衬底11的正面形成空腔(虚框处)。然而，这种方法要求必须将半导体衬底11完全刻透，因此会使用感应耦合等离子体刻蚀工艺(inductivelycoupledplasma,icp)和/或深反应离子刻蚀工艺(deepreactiveionetching,drie)等成本较高的工艺。此外，由于空腔内部与外部环境连通，若想控制空腔内部的气压，需要在封装阶段使用成本较高的稀有气体，甚至需要控制封装环境压强的方法实现控制空腔内部的气压，不仅实施较为困难，而且进一步增加了制造成本。

第二种常见的在空腔上覆膜的工艺如图2所示，首先，自第一半导体衬底21的表面延伸至第一半导体衬底21中形成空腔23，接着，使用晶圆键合工艺在一定真空度环境下将第二半导体衬底22与第一半导体21键合，最后，利用减薄工艺去除部分第二半导体衬底22(虚框处)，剩余的第二半导体衬底22形成结构层24。然而，这种方法对减薄工艺的厚度误差要求很高，例如，第二半导体衬底22的厚度为200μm，要求减薄至2μm，如果减薄误差为0.2um即0.1％，那么对于实际剩余下来的结构层24的厚度2μm的相对误差是10％，其刚性波动相当于厚度的三次方，即约高达+/-30％，从而降低了器件的可靠性。此外，采用晶圆键合工艺进一步增加了制造成本。

技术实现要素：

有鉴于此，本发明提供了一种mems器件及其制造方法，通过避免使用drie工艺、icp工艺以及晶圆键合工艺形成空腔与结构层，从而降低了制造成本。

根据本发明实施例的一方面，提供了一种mems器件的制造方法，包括：形成至少一个第一空腔，所述第一空腔自半导体衬底的指定表面延伸至所述半导体衬底中；形成第一牺牲层，所述第一空腔被所述第一牺牲层填满；形成具有第一通道孔的第一结构层，所述第一结构层覆盖所述第一牺牲层，每个所述第一空腔与相应的所述第一通道孔的位置对应；以及经所述第一通道孔去除所述第一空腔中的所述第一牺牲层。

优选地，形成所述至少一个第一空腔的步骤包括：采用各向异性湿法刻蚀工艺或各向同性湿法刻蚀工艺或非深硅干法刻蚀工艺去除部分所述半导体衬底，其中，所述刻蚀自所述指定表面开始在到达所述半导体衬底中的预定深度时停止。

优选地，所述预定深度不大于所述半导体衬底的厚度的一半。

优选地，所述预定深度不小于2μm。

优选地，形成所述第一牺牲层的步骤包括：覆盖所述指定表面并填充所述第一空腔形成所述第一牺牲层，其中，所述第一牺牲层的厚度不小于所述预定深度。

优选地，所述第一牺牲层的厚度大于所述预定深度。

优选地，当采用湿法刻蚀工艺形成所述至少一个第一空腔时，形成所述第一牺牲层采用的工艺包括等离子增强性化学气相沉积工艺或利用teos作为原料的工艺。

优选地，在形成所述第一结构层之前，所述制造方法还包括：采用减薄工艺去除至少部分覆盖所述指定表面的所述第一牺牲层，所述减薄在到达所述指定表面的附近时停止，其中，所述减薄的误差与所述第一牺牲层的厚度正相关。

优选地，去除所述第一空腔中的所述第一牺牲层的步骤包括：采用湿法刻蚀工艺经所述第一通道孔去除所述第一空腔中的所述第一牺牲层，以重新暴露所述第一空腔。

优选地，所述制造方法还包括：封闭至少部分所述第一通道孔形成外扩层，以隔绝至少部分所述第一空腔的内部与外部的气压环境。

优选地，形成所述外扩层的步骤包括：当所述第一空腔内部的气压环境设置为常压环境或高压环境时，采用热氧化工艺在所述第一通道孔处生长所述外扩层，其中，所述外扩层的材料包括氧化物。

优选地，形成所述外扩层的步骤还包括：采用化学气相沉积工艺在所述第一通道孔处沉积外延材料；以及采用热氧化工艺使所述外延材料外延形成所述外扩层，其中，所述外延材料包括多晶硅。

优选地，形成所述外扩层的步骤包括：当所述第一空腔内部的气压环境设置为常压环境或低压环境时，分别采用常压化学气相淀积工艺与低压化学工艺在所述第一空腔的内表面、所述第一结构层的上下表面以及所述第一通道孔的侧壁沉积所述外扩层，其中，所述外扩层的材料包括氮化硅。

优选地，在沉积所述外扩层之前，所述制造方法还包括：采用热氧化工艺在所述第一通道孔处生长氧化层。

优选地，在形成所述第一通道孔后，所述制造方法还包括：在所述第一结构层上至少形成一个交替堆叠的第二牺牲层与具有第二通道孔的第二结构层，其中，所述第一牺牲层与所述第二牺牲层经所述第一通道孔或所述第一通道孔和所述第二通道孔连通，所述第一牺牲层与所述第二牺牲层的材料相同。

优选地，去除所述第一空腔中的所述第一牺牲层的步骤包括：经所述第一通道孔与所述第二通道孔去除所述第一空腔中的所述第一牺牲层；以及经所述第二通道孔去除至少部分所述第二牺牲层形成至少一个第二空腔。

优选地，所述制造方法还包括：封闭至少部分所述第二通道孔形成所述外扩层。

优选地，所述制造方法还包括：去除部分所述外扩层使部分所述第一空腔与所述第二空腔连通和/或去除部分所述外扩层使部分所述第二空腔与外部连通。

优选地，所述第一牺牲层的材料包括二氧化硅或磷硅玻璃。

优选地，所述第一结构层的材料包括多晶硅。

根据本发明实施例的另一方面，提供了一种mems器件，包括：半导体衬底；至少一个第一空腔，所述第一空腔自半导体衬底的指定表面延伸至所述半导体衬底中；具有第一通道孔的第一结构层，所述第一结构层覆盖所述第一空腔，每个所述第一空腔与相应的所述第一通道孔的位置对应；以及外扩层，封闭至少部分所述第一通道孔，以隔绝至少部分所述第一空腔的内部与外部的气压环境。

优选地，所述第一空腔的深度不大于所述半导体衬底的厚度的一半。

优选地，所述第一空腔的深度不小于2μm。

优选地，还包括：第一牺牲层，位于所述指定表面与所述第一结构层之间，用于支撑所述第一结构层。

优选地，还包括：至少一个第二牺牲层；至少一个第二空腔，位于所述第二牺牲层中；以及至少一个具有第二通道孔的第二结构层，所述至少一个第二牺牲层与所述至少一个第二结构层交替堆叠在所述第一结构层上，其中，所述第二牺牲层用于支撑所述第二结构层。

优选地，所述外扩层封闭至少部分所述第二通道孔。

优选地，部分所述第一空腔与所述第二空腔经所述第一通道孔连通，部分所述第二空腔经所述第二通道孔与外部连通。

优选地，所述第一牺牲层的材料包括二氧化硅或磷硅玻璃。

优选地，所述第一结构层的材料包括多晶硅。

根据本发明的mems器件及其制造方法，通过第一牺牲层将第一空腔填满，覆盖第一牺牲层形成具有第一通道孔的第一结构层，经第一通道孔去除第一空腔中的第一牺牲层重新暴露第一空腔，达到了制作空腔结构，并在空腔上方进行覆膜形成结构层的目的，与现有技术相比，本发明实施例的制造方法避免了使用drie、icp以及晶圆键合等成本较高的工艺，从而节省了mems器件的制造成本。

进一步地，通过采用各向异性湿法刻蚀工艺去除部分半导体衬底形成第一空腔，相对于现有技术的drie、icp工艺，不仅节省了成本，而且采用湿法工艺可以提高刻蚀的一致性，形成的第一空腔内壁更加平整。

进一步地，通过形成外扩层封闭部分第一通道孔与部分第二通道，隔绝了部分第一空腔的内部与外部的气压环境以及部分第二空腔的内部与外部的气压环境，避免了在封装阶段使用高成本工艺控制空腔内部的气压，从而进一步节省了mems器件的制造成本。

附图说明

为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单介绍，显而易见地，下面的描述中的附图仅涉及本公开的一些实施例，而非对本公开的限制。

图1与图2示出了现有技术中在空腔上覆膜的工艺步骤示意图。

图3a示出了本发明第一实施例的mems器件的结构示意图。

图3b示出了本发明第一实施例的替代实施例示意图。

图4至图10b示出了本发明第一实施例的mems器件的制造方法中一部分阶段的截面示意图。

图11示出了本发明第二实施例的mems器件的结构示意图。

图12至图23示出了本发明第二实施例的mems器件的制造方法中一部分阶段的截面示意图。

具体实施方式

以下将参照附图更详细地描述本发明。在各个附图中，相同的元件采用类似的附图标记来表示。为了清楚起见，附图中的各个部分没有按比例绘制。此外，可能未示出某些公知的部分。为了简明起见，可以在一幅图中描述经过数个步骤后获得的半导体器件。

应当理解，在描述器件的结构时，当将一层、一个区域称为位于另一层、另一个区域“上面”或“上方”时，可以指直接位于另一层、另一个区域上面，或者在其与另一层、另一个区域之间还包含其它的层或区域。并且，如果将器件翻转，该一层、一个区域将位于另一层、另一个区域“下面”或“下方”。

如果为了描述直接位于另一层、另一个区域上面的情形，本文将采用“直接在……上面”或“在……上面并与之邻接”之类的表述方式。

在下文中描述了本发明的许多特定的细节，例如器件的结构、材料、尺寸、处理工艺和技术，以便更清楚地理解本发明。但正如本领域的技术人员能够理解的那样，可以不按照这些特定的细节来实现本发明。

本发明可以各种形式呈现，以下将描述其中一些示例。

图3a示出了本发明第一实施例的mems器件的结构示意图。

如图3a所示，本发明第一实施例的mems器件包括：半导体衬底101、一个或多个第一空腔102、第一牺牲层110、第一结构层120以及外扩层140，其中，第一结构层120具有多个第一通道孔103。

第一空腔102自半导体衬底101的指定表面延伸至半导体衬底101中，在本实施例中，指定表面例如为图3所示的上表面，其中，第一空腔102的深度不大于半导体衬底101的厚度的一半，在一些优选的实施例中，第一空腔102的深度不小于2μm。

然而本发明实施例并不限于此，本领域技术人员可以根据需要对第一空腔102的深度进行其他设置。

第一结构层120覆盖半导体衬底101的指定表面与第一空腔102，第一结构层120具有多个第一通道孔103，每个第一空腔102与相应的第一通道孔103的位置对应，其中，第一结构层120的材料包括多晶硅。

然而本发明实施例并不限于此，本领域技术人员可以根据需要对第一结构层120的材料进行其他设置。

第一牺牲层110位于半导体衬底101的指定表面与第一结构层120之间，用于在去除第一空腔102内部的第一牺牲层110时支撑第一结构层120，其中，第一牺牲层110的材料包括二氧化硅或磷硅玻璃。

然而本发明实施例并不限于此，本领域技术人员可以根据需要对第一牺牲层110的材料进行其他设置。

外扩层140位于附着在第一通道孔103的侧壁以封闭至少部分第一通道孔103，以隔绝至少部分第一空腔102的内部与外部的气压环境。在本实施例中，外扩层140的材料包括氧化物，通过热氧化工艺形成，当第一空腔102内表面未经过任何处理时，也会同时在第一空腔102的内表面形成外扩层140。

然而本发明实施例并不限于此，本领域技术人员可以根据需要对外扩层140的材料进行其他设置。

在一些其他实施例中，外扩层140通过沉积工艺形成，不仅封闭部分第一通道孔103，还附着在第一结构层120的上下两个表面以及第一空腔102的内表面，如图3b所示。其中，外扩层140的材料包括氮化物和/或氧化物，优选为氮化硅。

图4至图10b示出了本发明第一实施例的mems器件的制造方法中一部分阶段的截面示意图，下面将结合图4至图10b对本发明第一实施例的mems器件的制造方法进行详细描述。

如图4所示，在半导体衬底101中形成至少一个第一空腔102。

在该步骤中，例如先在半导体衬底101上涂布光致抗蚀剂，采用光刻工艺图案化光致抗蚀剂以形成抗蚀剂掩模。之后采用各向异性湿法刻蚀工艺经抗蚀剂掩模去除部分半导体衬底101，形成的第一空腔102自半导体衬底101的指定表面延伸至半导体衬底101中，在刻蚀过程中，通过控制刻蚀时间，使刻蚀自指定表面开始在到达半导体衬底101中的预定深度h1时停止。最后采用溶剂溶解或灰化的方法去除抗蚀剂掩模。

在本实施例中，指定表面为如图4所示的半导体衬底101的上表面。其中，预定深度h1不大于半导体衬底101的厚度的一半，在一些优选实施例中，预定深度h1不小于2μm。

在该步骤中，通过使用各向异性湿法刻蚀工艺形成第一空腔102，不仅可以节约成本，而且采用湿法工艺可以使刻蚀一致性较高，形成的第一空腔内壁更加平整。

在一些其他实施例中，如果需要制作图形复杂的第一空腔，可以使用各向同性湿法刻蚀或者非深硅干法刻蚀工艺制作第一空腔102。

进一步地，覆盖半导体衬底101的指定表面并填满第一空腔102形成第一牺牲层110，如图5所示。

在该步骤中，例如采用沉积工艺同时覆盖半导体衬底101的指定表面并填充第一空腔102形成第一牺牲层110，其中，第一牺牲层110的材料包括二氧化硅或磷硅玻璃，第一牺牲层110的厚度h2不小于预定深度h1，使得第一空腔102可以被第一牺牲层110填满。在一些优选的实施例中，第一牺牲层110的厚度h2大于预定深度h1。

当采用湿法刻蚀工艺形成第一空腔102时，形成第一牺牲层110采用的工艺包括等离子增强性化学气相沉积工艺(plasmaenhancedchemicalvapordeposition,pecvd)或利用teos作为原料的工艺(包括teos水解工艺、teos源生长工艺等)，从而达到节省成本的目的。

然而本发明实施例并不限于此，本领域技术人员可以根据需要对第一牺牲层110的材料进行其他设置。

进一步地，采用减薄工艺去除至少部分覆盖指定表面的第一牺牲层110，如图6a所示。

在该步骤中，减薄在到达半导体衬底101的指定表面的附近时停止，直至暴露指定表面。其中，减薄会存在误差，导致指定表面上方的第一牺牲层110并不能完全被去除，如图6b所示，该减薄的误差与第一牺牲层110的厚度正相关，因此可以避免误差放大的问题。

进一步地，覆盖第一牺牲层110形成第一结构层120，如图7a所示。

在该步骤中，例如利用沉积工艺形成第一结构层120，其中，第一结构层120的材料包括多晶硅。

在一些优选的实施例中，还可以在第一结构层120与第一牺牲层110之间形成第一保护层131、在第一结构层120的表面形成第二保护层132，如图7b所示，其中，第一保护层131与第二保护层132的材料包括致密性材料，具体的，第一保护层131与第二保护层132的材料包括氮化硅。

然而本发明实施例并不限于此，本领域技术人员可以根据需要对第一结构层120、第一保护层131以及第二保护层132的材料进行其他设置。

进一步地，去除部分第一结构层120形成至少一个第一通道孔103，如图8所示。

在该步骤中，例如先在第一结构层120上涂布光致抗蚀剂，采用光刻工艺图案化光致抗蚀剂以形成抗蚀剂掩模。之后例如采用刻蚀工艺形成第一通道孔103，第一通道孔103的位置与第一空腔对应，使得部分位于第一空腔中的第一牺牲层110经第一通道孔103暴露，在刻蚀过程中，通过控制刻蚀时间，使刻蚀在暴露第一牺牲层110时停止。最后采用溶剂溶解或灰化的方法去除抗蚀剂掩模。

进一步地，经第一通道孔103去除第一空腔102中的第一牺牲层110，如图9所示。

在该步骤中，例如采用湿法刻蚀工艺经第一通道孔103去除第一空腔102中的第一牺牲层110，以重新暴露第一空腔102。其中，位于半导体衬底101指定表面的牺牲层110可以用于支撑第一结构层120。在该步骤中，采用湿法刻蚀工艺去除第一牺牲层110达到了节省成本的目的。

进一步地，封闭至少部分第一通道孔103形成外扩层140，以隔绝至少部分第一空腔102的内部与外部的气压环境，如图10a所示。

在该步骤中，当第一空腔102内部的气压环境需要设置为常压环境或高压环境时，例如采用热氧化工艺在第一通道孔103处生长外扩层140，其中，外扩层140的材料包括氧化物。如果第一空腔102内表面未经过任何处理时，也会同时在第一空腔102的内表面形成外扩层140。

在一些优选实施例中，可以通过预先在第一结构层120上下表面各制作一层氮化硅保护层以覆盖多晶硅材料的第一结构层120，避免第一结构层120的上下表面被氧化，从而保证第一结构层120的厚度和强度不随氧化工艺的波动而受到影响。

在另一些优选实施例中，先采用热氧化工艺在第一通道孔103处生长一些氧化层(例如二氧化硅)，之后采用化学气相沉积工艺在第一通道孔103处沉积外延材料，并采用热氧化工艺使外延材料外延，再生长出一些氧化层最终形成封闭第一通道孔103的外扩层140，其中，外延材料包括多晶硅。通过交替使用至少一次上述的两种工艺，防止了由于热氧化工艺需要消耗硅材料，当第一通道孔103开口较大时不能完全依赖热氧化工艺将第一通道孔103封闭的问题。

在一些其他实施例中，当第一空腔102内部的气压环境需要设置为常压环境或低压环境时，分别采用常压化学气相淀积工艺与低压化学工艺在第一空腔102的内表面、第一结构层120的上下表面以及第一通道孔103的侧壁沉积外扩层140，如图10b所示，其中，外扩层的材料包括硅的氧化物和/或硅的氮化物，优选为氮化硅。更优选地，在沉积外扩层140之前，采用热氧化工艺在第一通道孔103处生长氧化层，也可以防止当第一通道孔103开口较大时不能完全依赖淀积工艺将第一通道孔103封闭的问题。

图11示出了本发明第二实施例的mems器件的结构示意图。

如图11所示，本发明第二实施例的mems器件包括：半导体衬底201、多个第一空腔202、第一牺牲层210、第一结构层220、至少一层第二牺牲层230、至少一层第二结构层240以及外扩层，其中，第一结构层220具有多个第一通道孔203，第二结构层240具有多个第二通道孔204，外扩层包括第一外扩层250与第二外扩层260。为了清楚描述，仅在图11中的左侧示出了一个第一空腔202与一个第二空腔205，在右侧示出了一个第一空腔202与一个第二空腔205，但本发明实施例并不限与此，本领域技术人员可以根据需要对第一空腔202与第二空腔205的数量进行其他设置。

第一空腔202自半导体衬底201的指定表面延伸至半导体衬底201中，在本实施例中，指定表面例如为图11所示的上表面，其中，第一空腔202的深度不大于半导体衬底201的厚度的一半，在一些优选的实施例中，第一空腔202的深度不小于2μm。

然而本发明实施例并不限于此，本领域技术人员可以根据需要对第一空腔202的深度进行其他设置。

第一结构层220覆盖半导体衬底201的指定表面与第一空腔202，第一结构层220具有多个第一通道孔203，每个第一空腔202与相应的第一通道孔203的位置对应，其中，第一结构层220的材料包括多晶硅。

然而本发明实施例并不限于此，本领域技术人员可以根据需要对第一结构层220的材料进行其他设置。

第一牺牲层210位于半导体衬底201的指定表面与第一结构层220之间，用于在去除第一空腔202内部的第一牺牲层210时支撑第一结构层220，其中，第一牺牲层210的材料包括二氧化硅或磷硅玻璃。

然而本发明实施例并不限于此，本领域技术人员可以根据需要对第一牺牲层210的材料进行其他设置。

第二空腔205位于第二牺牲层230中，第二结构层240覆盖第二牺牲层230的表面与第二空腔202，每个第二空腔205与相应的第二通道孔204的位置对应，其中，第二牺牲层230与第二结构层240交替堆叠在第一结构层220上，第二牺牲层230用于支撑第二结构层240。为了清楚描述，仅在图11中示出了一层第二牺牲层230与一层第二结构层240，然而本发明实施例并不限于此，本领域技术人员可以根据需要对交替堆叠在第一结构层220上的第二牺牲层230与第二结构层240的数量进行其他设置。

在本实施例中，第二结构层220的材料包括多晶硅，第二牺牲层230与第一牺牲层220的材料相同。

外扩层附着在部分第一通道孔203的侧壁以封闭至少部分第一通道孔203，以隔绝至少部分第一空腔202的内部与外部的气压环境或第一空腔202与第二空腔205的气压环境，如图11的左侧部分。外扩层附着在部分第二通道孔204的侧壁以封闭至少部分第二通道孔204，以隔绝至少部分第二空腔202的内部与外部的气压环境，如图11的右侧部分。其中，部分第一空腔202与第二空腔205经第一通道孔203连通，如图11的右侧部分，部分第二空腔205经第二通道孔204与外部连通，如图11的左侧部分。外扩层的材料与形成工艺与第一实施例大体一致，此处不再赘述。

图12至图23示出了本发明第二实施例的mems器件的制造方法中一部分阶段的截面示意图，下面将结合图12至图23对本发明第二实施例的mems器件的制造方法进行详细描述。

如图12所示，在半导体衬底201中形成至少一个第一空腔202。

在该步骤中，例如先在半导体衬底201上涂布光致抗蚀剂，采用光刻工艺图案化光致抗蚀剂以形成抗蚀剂掩模。之后采用各向异性湿法刻蚀工艺经抗蚀剂掩模去除部分半导体衬底201，形成的第一空腔202自半导体衬底201的指定表面延伸至半导体衬底201中，在刻蚀过程中，通过控制刻蚀时间，使刻蚀自指定表面开始在到达半导体衬底201中的预定深度h3时停止。最后采用溶剂溶解或灰化的方法去除抗蚀剂掩模。

在本实施例中，指定表面为如图12所示的半导体衬底201的上表面。其中，预定深度h3不大于半导体衬底201的厚度的一半，在一些优选实施例中，预定深度h3不小于2μm。

在该步骤中，通过使用各向异性湿法刻蚀工艺形成第一空腔202，不仅可以节约成本，而且采用湿法工艺可以使刻蚀一致性较高，形成的第一空腔202的内壁更加平整。

在一些其他实施例中，如果需要制作图形复杂的第一空腔，可以使用各向同性湿法刻蚀或者非深硅干法刻蚀工艺制作第一空腔202。

进一步地，覆盖半导体衬底201的指定表面并填满第一空腔202形成第一牺牲层210，如图13所示。

在该步骤中，例如采用沉积工艺同时覆盖半导体衬底201的指定表面并填充第一空腔202形成第一牺牲层210，其中，第一牺牲层210的材料包括二氧化硅或磷硅玻璃，第一牺牲层210的厚度h4不小于预定深度h3，使得第一空腔202可以被第一牺牲层210填满。在一些优选的实施例中，第一牺牲层210的厚度h4大于预定深度h3。

当采用湿法刻蚀工艺形成至少一个第一空腔202时，形成第一牺牲层210采用的工艺包括等离子增强性化学气相沉积工艺(plasmaenhancedchemicalvapordeposition,pecvd)或利用teos作为原料的工艺(包括teos水解工艺、teos源生长工艺等)，从而达到节省成本的目的。

然而本发明实施例并不限于此，本领域技术人员可以根据需要对第一牺牲层210的材料进行其他设置。

进一步地，采用减薄工艺去除至少部分覆盖指定表面的第一牺牲层110，如图14所示。

在该步骤中，减薄在到达半导体衬底201的指定表面的附近时停止，直至暴露指定表面。其中，减薄会存在误差，导致指定表面上方的第一牺牲层210并不能完全被去除，该减薄的误差与第一牺牲层210的厚度正相关，因此可以避免误差放大的问题。

进一步地，层覆盖第一牺牲层210形成第一结构层220，如图15所示。

在该步骤中，例如利用沉积工艺形成第一结构层220，其中，第一结构层220的材料包括多晶硅。

在一些优选的实施例中，还可以在第一结构层220与第一牺牲层210之间形成第一保护层、在第一结构层220的表面形成第二保护层，其中，第一保护层与第二保护层的材料包括致密性材料，具体的，第一保护层与第二保护层的材料包括氮化硅。

然而本发明实施例并不限于此，本领域技术人员可以根据需要对第一结构层220、第一保护层以及第二保护层的材料进行其他设置。

进一步地，去除部分第一结构层220形成至少一个第一通道孔203，如图16所示。

在该步骤中，例如先在第一结构层220上涂布光致抗蚀剂，采用光刻工艺图案化光致抗蚀剂以形成抗蚀剂掩模。之后例如采用刻蚀工艺经抗蚀剂掩模形成第一通道孔203，第一通道孔203的位置与第一空腔对应，使得部分位于第一空腔中的第一牺牲层210经第一通道孔203暴露，在刻蚀过程中，通过控制刻蚀时间，使刻蚀在暴露第一牺牲层210停止。最后采用溶剂溶解或灰化的方法去除抗蚀剂掩模。

进一步地，在第一结构层210上方交替堆叠形成至少一层第二牺牲层230与至少一层第二结构层240，如图17所示。

在该步骤中，例如采用沉积工艺覆盖第一牺牲层210与第一结构层220，其中，第一牺牲层210与第二牺牲层220经第一通道孔接触。之后采用沉积工艺覆盖第二牺牲层230形成第二结构层240。然后，例如在第二结构层240上涂布光致抗蚀剂，采用光刻工艺图案化光致抗蚀剂以形成抗蚀剂掩模。之后例如采用刻蚀工艺经抗蚀剂掩模形成第二通道孔204，在刻蚀过程中，通过控制刻蚀时间，使刻蚀在暴露第二牺牲层230停止。最后采用溶剂溶解或灰化的方法去除抗蚀剂掩模。

在该步骤中，为了清楚描述，仅在如图17中示出了一层第二牺牲层230与一层第二结构层240，然而本发明实施例并不限于此，本领域技术人员可以根据需要对交替堆叠在第一结构层220上的第二牺牲层230与第二结构层240的数量进行其他设置，例如交替堆叠多层第二牺牲层230与多层第二结构层240，每层第二结构层240均具有第二道孔204，上层的第二牺牲层230可经由第二通道孔204及第一通道孔与第一牺牲层210连通。

在本实施例中，第二结构层220的材料包括多晶硅，第二牺牲层230与第一牺牲层220的材料相同。

进一步地，依次经第二通道孔204、第一通道孔203去除第一空腔202中的第一牺牲层110以重新暴露第一空腔202，经第二通道孔204去除部分第二牺牲层230形成至少一个第二空腔205，如图18所示。

在该步骤中，例如采用湿法刻蚀工艺去除第一牺牲层210与第二牺牲层230。其中，位于半导体衬底201指定表面的第一牺牲层210可以用于支撑第一结构层220，第二牺牲层230可以用于支撑第二结构层240。在该步骤中，采用湿法刻蚀工艺从而达到节省成本的目的。

进一步地，封闭部分第一通道孔与部分第二通道孔形成外扩层，由于在本实施例中制作了多个空腔(包括第一空腔与第二空腔)，有的空腔内部需要设置为常压，有的空腔内部需要设置为高压或低压，可以通过合理设置开孔大小，让第一通道孔与第二导通孔在不同的高压、低压或者常压条件下封口，或在封口完成后再通过对外扩层刻蚀的方式开孔使空腔变为常压。其中，可通过合理设置第一通道孔与第二导通孔的大小和封口工艺顺序、参数，制作多层结构层(包括第一结构层与第二结构层)并在某一压强的封口工艺中封其中某些空腔上方指定一层的第一通道孔和/或第二导通孔。如果涉及多步封口工艺，应连续进行，以避免中间其他工艺对最后的封口效果造成影响。

在一些具体的实施例中，封闭第一通道孔与部分第二通道孔形成第一外扩层250，如图19所示。

在该步骤中，可根据第一空腔202内部的气压环境的设置采用化学气相淀积工艺或热氧化工艺在第一空腔202的内表面、第一结构层220的上下表面以及第一通道孔的侧壁沉积第一外扩层250，形成第一外扩层250的工艺与第一实施例相似，此处不再赘述。

进一步地，去除部分第一外扩层250重新形成部分第一通道203与第二通道204，如图20所示。

在该步骤中，部分第二空腔205与第一空腔202的气压环境隔离，如图20的左侧部分，部分第二空腔205与第一空腔202经第一通道孔203连通，如图20的右侧部分。

进一步地，封闭第一通道孔与部分第二通道孔形成第二外扩层260，如图21所示。

在该步骤中，可根据第一空腔202与第二空腔205内部的气压环境设置采用化学气相淀积工艺或热氧化工艺在未封闭的第一空腔202的内表面、第二空腔205的内表面、第一外扩层250的表面以及第一通道孔与第二通道孔的侧壁沉积第二外扩层260，形成第二外扩层的工艺与第一实施例相似，此处不再赘述。

进一步地，去除部分第一外扩层250与第二外扩层260重新形成部分第一通道203与第二通道204，如图22所示。

在该步骤中，部分第二空腔205与第一空腔202的气压环境隔离，如图22的左侧部分，部分第二空腔205与第一空腔202经第一通道孔203连通，如图22的右侧部分。

进一步地，封闭部分第二通道孔204，使得第二空腔205的内部与外部气压环境隔离，如图23所示。

根据本发明的mems器件及其制造方法，通过第一牺牲层将第一空腔填满，覆盖第一牺牲层形成具有第一通道孔的第一结构层，经第一通道孔去除第一空腔中的第一牺牲层重新暴露第一空腔，达到了制作空腔结构，并在空腔上方进行覆膜形成结构层的目的，与现有技术相比，本发明实施例的制造方法避免了使用drie、icp以及晶圆键合等成本较高的工艺，从而节省了mems器件的制造成本。

进一步地，通过采用各向异性湿法刻蚀工艺去除部分半导体衬底形成第一空腔，相对于现有技术的drie、icp工艺，不仅节省了成本，而且采用湿法工艺可以提高刻蚀的一致性，形成的第一空腔内壁更加平整。

进一步地，通过形成外扩层封闭部分第一通道孔与部分第二通道，隔绝了部分第一空腔的内部与外部的气压环境以及部分第二空腔的内部与外部的气压环境，避免了在封装阶段使用高成本工艺控制空腔内部的气压，从而进一步节省了mems器件的制造成本。

在以上的描述中，对于各层的构图、蚀刻等技术细节并没有做出详细的说明。但是本领域技术人员应当理解，可以通过各种技术手段，来形成所需形状的层、区域等。另外，为了形成同一结构，本领域技术人员还可以设计出与以上描述的方法并不完全相同的方法。另外，尽管在以上分别描述了各实施例，但是这并不意味着各个实施例中的措施不能有利地结合使用。

以上对本发明的实施例进行了描述。但是，这些实施例仅仅是为了说明的目的，而并非为了限制本发明的范围。本发明的范围由所附权利要求及其等价物限定。不脱离本发明的范围，本领域技术人员可以做出多种替代和修改，这些替代和修改都应落在本发明的范围之内。